专利名称：驱动电路和设有该电路的图像显示装置以及便携式设备的制作方法
技术领域：
本发明涉及驱动电路，特别是涉及驱动通过驱动矩阵状配置的多个像素来显示图像的图像显示部的驱动电路，以及设有该驱动电路的图像显示装置及设有该图像显示装置的便携式设备。
背景技术：
近年，信息设备以外的通信设备或音频、可视设备等中其信号处理形态从模拟信号处理转变到数字信号处理。而且，这些设备有小型轻量化及低耗电化的倾向。特别是以便携式电话机为代表的便携式设备中，作为低耗电显示装置广泛使用液晶显示装置。
液晶显示装置一般设有多个像素矩阵状配置的图像显示部、对与像素对应地列方向设置的多根源极线供给与显示数据对应的显示电压的水平扫描电路以及将对应于像素行方向设置的多根栅极线激活的垂直扫描电路。
用垂直扫描电路依次激活栅极线，通过用水平扫描电路经由扫描线对扫描对象行连接的像素供给对应于显示数据的显示电压，各像素包含的液晶盒以显示电压对应的显示亮度发光，整个图像显示部显示所要的图像。
近年，伴随显示装置分辨率的提高要处理的数据量变庞大，要求高速的数据处理。另一方面，还要求上述那样的低耗电化。具体地说，要求降低用以实现低耗电化的装置的驱动电压，而高速的数据处理和驱动电压的低电压化是折衷(tradeoff)关系。
关于这点一般采用以下的结构在用于数据处理的内部电路的动作时间和数据传送速度上数据传送速度较快，设置锁存数据的多个锁存部件例如第一锁存电路和第二锁存电路等，保持数据并确保内部电路的动作期间，从而实现高速处理以及低耗电化。
特开2000-356975号公报中公开了设置第一和第二锁存器，同时减少在数据供给线和用以数据驱动的控制信号线的交叉区域上产生的杂散电容的结构。
杂散电容的负载因各信号线交叉区域的点(point)的多少而异，因该负载的不同而发生例如数据供给线的传送速度的偏差而不能进行正常的图像数据传送的问题。另外，重负载时还有驱动数据供给线的电路耗电增大的问题，依据上述公报的结构能够进行高速的处理且可进一步减小耗电。
但是，上述公报中就减少在供给图像数据的数据供给线和用以驱动控制信号的控制信号线的交叉区域产生的杂散电容的结构进行了说明，但不仅在控制信号线还在各数据供给线的各交叉区域上也产生杂散电容。并且，如上所述，伴随显示装置的分辨率的提高用以高速传送庞大的数据量的数据供给线(以下，还称为数据总线)的传送频率也上升。
因而，由于数据总线间的交叉区域产生的杂散电容即总线电容增大，有可能导致耗电增大。另外，因上述那样的传送速度的偏差而可能不能传送正常的图像数据。
发明内容
本发明为解决上述问题构思而成，旨在提供通过减少总线电容，可实现高速的处理和低耗电化的驱动装置，以及设有该驱动装置的图像显示装置和设有该图像显示装置的便携式设备。
本发明的驱动电路是驱动图像显示部的驱动电路，该图像显示部设有矩阵状配置的多个图像显示元件，且多个图像显示元件被分割成多个块，其中设有对应于多个块分别设置，各自接收构成用以在图像显示部显示的图像数据的多个位数据的多根图像数据供给线；对应于各图像数据供给线设置，响应第一指示信号锁存传送给对应图像数据供给线的图像数据的第一锁存电路部；对应于各第一锁存电路部设置，响应第二指示信号锁存对应第一锁存电路部锁存的图像数据的第二锁存电路部；传送第一和第二指示信号的第一和第二指示信号线。多根图像数据供给线彼此不交叉地配置。
最好图像显示装置中设有图像显示部和上述驱动电路。
特别是，便携式设备中设有上述图像显示装置。
本发明的驱动电路、图像显示装置和便携式设备中，多根图像数据供给线彼此不交叉地配置，因此减少各图像数据供给线的交叉区域产生的杂散电容，并可实现高速的处理和低耗电化。
对于本发明的上述以及其它目的、特征、形态及优点，以下借助附图理解的关于本发明的详细说明将给出清晰阐述。
图1是表示本发明实施例1的图像显示装置的整体结构的概略框图。
图2是表示图1所示的液晶显示部的结构的电路图。
图3是说明本发明实施例1的水平扫描电路的概略框图。
图4是详细说明本发明实施例1的第一锁存电路群和第二锁存电路群的一部分的结构图。
图5是本发明实施例1的锁存电路的电路结构图。
图6是说明输入本发明实施例1的数据总线的输入数据的输入形式的时序图。
图7是详细说明本发明实施例2的第一和第二锁存电路群的一部的概念图。
图8是详细说明本发明实施例2的变形例的第一和第二锁存电路群的一部分的构成图。
图9是本发明实施例2的变形例的锁存电路的结构图。
图10A、图10B是安装于图像显示装置的电气设备的说明图。
具体实施例方式
以下，参照附图详细说明本发明的实施方式。另外，图中同一或相当的部分采用同一符号，不重复其说明。
实施例1参照图1，本发明实施例1的图像显示装置1中设有显示图像的液晶显示部5(图像显示部)、垂直扫描电路2、水平扫描电路3。还有，图像显示装置1接收来自帧存储器20的构成图像数据DTA的多个位的数字信号输入。
液晶显示部5包含矩阵状配置的后述多个液晶盒。各液晶盒上设有R(红)、G(绿)和B(蓝)三原色中任一彩色滤光片，在列方向相邻的液晶盒(R)、液晶盒(G)和液晶盒(B)构成一个显示单位即像素。另外，对应于液晶盒的行配置多根栅极线，对应于液晶盒的列配置多根源极线。
垂直扫描电路2接收开始信号GST、时钟信号GCLK，根据这些信号按预定的定时激活行方向配置的多根栅极线。具体地说，垂直扫描电路2因开始信号GST的激活而与时钟信号GCLK同步地依次激活多根栅极线。
水平扫描电路3中包含多路信号分离器群4、模拟放大器群6、D/A变换电路群8、第二锁存电路群10、第一锁存电路群12、移位寄存器14和多根数据总线DB。
从帧存储器20输入的图像数据DTA经由数据总线DB输入第一锁存电路群12。第一锁存电路群12响应来自移位寄存器14的指示锁存数据，第二锁存电路群10响应来自移位寄存器14的指示进一步锁存数据后输出给D/A变换电路群8。
移位寄存器14因开始信号SST的激活而输出控制信号，以在第一锁存电路群12和第二锁存电路群10中按预定定时与锁存时钟信号SCLK同步地锁存从数据总线DB传送的数据。
D/A变换电路群8将在第二锁存电路群10中锁存的数据即数字信号变换成模拟信号。然后在模拟放大器群6中放大，并输出给多路信号分离器群4。
多路信号分离器群4接收与放大的模拟信号即显示数据对应的显示电压，通过将该接收的显示电压时间分割，并经由对应的各源极线，向选择的栅极线的各显示单位输出与液晶盒(R)、液晶盒(G)和液晶盒(B)对应的显示电压。
参照图2说明图1所示的液晶显示部5的结构。另外图2中因图面的关系而仅示出液晶显示部5的一部分。
参照图2，液晶显示部5中包含多个液晶盒PX、多根栅极线GL和多根源极线SL。多个液晶盒PX各自由N沟道薄膜晶体管102、电容104和液晶显示元件106构成。以下将薄膜晶体管称为“TFT(Thin FilmTransistor)”。
多个液晶盒PX矩阵状配置，沿其行配置多根栅极线GL，沿列配置多根源极线SL。因此，多个液晶盒PX各自与对应的源极线SL和栅极线GL连接。另外，多个液晶盒PX各自共同接受对置电极电压VCOM。
作为一例，第i行第j列的液晶盒PX(i，j)(i，j是2以上的整数)中N沟道TFT102连接在源极线SL(j)和节点108之间，与垂直扫描电路连接的栅极线GL(i)与栅极连接。液晶显示元件106设有与节点108连接的液晶盒电极和施加对置电极电压VCOM的对置电极。电容104的一方与节点108连接，另一方固定于对置电极电压VCOM。
液晶盒PX(i，j)中，按照液晶盒电极和对置电极之间的电位差改变液晶显示元件106中的液晶的取向性，从而改变液晶显示元件106的亮度(反射率)。因而，能够在液晶显示元件106上显示与经由源极线SL(j)和N沟道TFT102施加的显示电压对应的亮度(反射率)。
然后，用垂直扫描电路2激活栅极线GL(i)，从源极线SL(j)向液晶显示元件106施加显示电压，然后，栅极线GL(i)去激活，N沟道TFT102截止，但在N沟道TFT102的截止期间，电容104还可保持液晶盒电极的电位，因此液晶显示元件106能够维持与施加的显示电压对应的亮度(反射率)。另外，在其它液晶盒PX中采用同样结构，因此不重复其详细说明。
参照图3说明本发明实施例1的水平扫描电路3。
参照图3，本发明实施例1的水平扫描电路3中包含多个1:8多路信号分离器DM构成的多路信号分离器群4，多个模拟放大器AM构成的模拟放大器群6，多个D/A变换电路DAC构成的D/A变换电路群8，多个第一锁存电路构成的第一锁存电路群12，多个第二锁存电路构成的第二锁存电路群10，数据总线DB1～DB22，以及数据端子DQ1～DQ22。
另外，设有传送移位寄存器14(未图示)输出的控制第一锁存电路的控制信号LATA1～LATA18的信号线和传送控制第二锁存电路的控制信号LATB的信号线。
本结构中，就水平方向设置的像素数为176像素的液晶显示部5进行了说明。即，是在水平方向配置176×3＝528个液晶盒的结构。而且，液晶显示部5沿着水平方向分割成多个块。具体地说，本例中，对应于列设有S001～S528的528条源极线，分割成设有24条一组的源极线的块。然后，分别对应于多个块设置多根数据总线DB。对应于设有源极线S001～S024的块设置数据总线DB1。并且，对应于设有源极线S025～S048的块设置数据总线DB2。同样地对应于S505～S528的块设置数据总线DB22。各数据总线DB接收来自数据端子DQ的图像数据输入。即，本结构中，各块是从一根数据总线DB接收图像数据的结构，各数据总线DB配置成彼此不交叉。
另外，移位寄存器14输出的控制信号LATA1～LATA18以及LATB也配置成不与数据总线DB交叉。
参照图4详细说明本发明实施例1的第一锁存电路群12和第二锁存电路群10的一部分。
本例中，示出与数据总线DBk和DBk+1对应的第一和第二锁存电路。
参照图4，18个第一锁存电路LA分别响应控制信号LATA1～LATA18的输入锁存数据总线DBk传送的图像数据。另外，第二锁存电路LB响应控制信号LATB的输入锁存18个锁存电路LA锁存的图像数据。由于数据总线DBk+1也是同样的结构，不重复其详细说明。
参照图5，本发明实施例1的锁存电路LA包含传输门201、204和反相器202、203、205、206。
输入数据DTA经由传输门201传送到节点N0。传到节点N0的数据DTA经由反相器205反相并传送给输出节点N1。传到输出节点N1的信号经由反相器206和传输门204传到节点N0。由该反相器205和206形成锁存器。传输门201接收经由反相器202输入的控制信号LATA的反相信号和经由反相器202和203输入的控制信号LATA，并将输入数据DTA传送给节点N0。
具体地说，传输门201响应控制信号LATA(“H”电平)的输入，将输入数据DTA传送给节点N0。当控制信号LATA(“L”电平)时处于截止状态。传输门204接收经由反相器202输入的控制信号LATA的反相信号和经由反相器202和203输入的控制信号LATA，并将传送给节点N1的信号传到节点N0。具体地说，传输门204响应控制信号LATA(“L”电平)的输入，将传送给节点N1的信号传给节点N0。当控制信号LATA(“H”电平)时处于截止状态。本发明结构中的锁存电路LA响应控制信号LATA的逻辑电平和其反相信号，在构成锁存部的传输门201、204和反相器205、206中锁存输入数据DTA。还有，本结构中，输入的控制信号LATA单一，利用内部反相器202、203生成其反相控制信号。因而，能够减小传送控制信号LATA的信号线条数。另外，锁存电路LB的结构与上述锁存电路LA的不同点仅在于输入的控制信号LATB不同。
参照图6，说明输入本发明实施例1的数据总线的输入数据DTA1～DTA22的输入形式。
如图6所示，在第一扫描中，对各数据端子DQ依次输入图像数据DTA1～DTA22。本结构中，图像数据串行输入各数据端子DQ。具体地说，对数据端子DQ1～DQ22分别供给数据DTA1～DTA22，作为一例着重于数据端子DQ1，在最初的时刻t1，输入与源极线S1对应的S001(1)的图像数据。然后，该时刻t1输入控制信号LATA1(“H”电平)，图像位数据S001(1)在第一锁存电路LA中被锁存。然后，接着的时刻t2...中，S001(2)、S001(3)...S001(6)的6位图像位数据串行输入，控制信号LATA2～LATA6(“H”电平)输入后，在第一锁存电路LA中依次被锁存。这里记号(X)表示用以规定与源极线S001对应的输出电压的位数据。具体地说，作为一例(1)表示第1位、(6)表示第6位。由该6位图像位数据构成一个像素单元的图像数据。同样地，在后面输入源极线S009的6位图像数据、S017的6位图像数据，响应控制信号LATA7～LATA18输入被锁存。经过该18位图像数据的输入期间后，输入控制信号LATB(“H”电平)，在18个锁存电路LA中锁存的图像位数据在第二锁存电路中锁存。该一系列的处理相当于第一扫描。
锁存在第二锁存电路的图像位数据，通过D/A变换电路DAC和模拟放大器AM以及1:8多路信号分离器DM将对应的源极线驱动到预定电压。具体地说，源极线S001、S009、S017被驱动到每6位的图像位数据对应的预定电压。
如上所述，通过D/A变换电路DAC和模拟放大器AM以及1:8多路信号分离器DM驱动对应的源极线的期间开始第二扫描。具体地说，与源极线S002、S010、S018对应的图像位数据串行输入。重复同样的处理。对各数据端子DQ2～DQ22也并行地进行同样的处理。还有，1:8多路信号分离器DM为8相，经第8扫描的处理全部的图像数据在液晶显示部5上显示。
本结构中，如图3所示，按每个块设置数据总线DB，同时不使各数据总线DB间交叉地配置。因而，减少在数据总线间的交叉区域产生的杂散电容，可实现高速的处理和低耗电化。
并且，也使输入第一锁存电路和第二锁存电路的控制信号LATA1～LATA18和LATB不与数据总线DB交叉地配置。从而，也能减少数据总线DB与传送控制信号LATA和LATB的信号线交叉而产生的杂散电容，可实现高速的处理和低耗电化。还有，本结构中，作为一例，就驱动设有176像素即528根源极线S001～S528的液晶显示部的驱动电路的结构进行了说明，但驱动电路的结构并不受限于上述结构，可采用数据端子DQ的数为22个、各端子DQ对应的第一、第二锁存电路的个数为24个、多路信号分离器数设为6相的结构，或数据端子DQ的数为33个、第一、第二锁存电路的个数为12个、多路信号分离器数设为8相的结构。
实施例2参照图7，详细说明本发明实施例2的第一和第二锁存电路群的一部分。这里，示出与数据端子DQk和DQk+1对应的第一和第二锁存电路。
本例的不同点在于将第一锁存电路群12置换成第一锁存电路群12#。
第一锁存电路群12#的不同点在于对应于数据总线DB设置电平转移器LSF。一般构成像素的TFT的动作电压，因TFT的阈值高而需要供给5V(伏)以上的电压。
因而，以前作为数据总线DB的驱动电压电平，用将数据信号的振幅电平转移的状态即5V以上的驱动电压来供给图像位数据。
本结构中，在从数据总线DB向第一锁存电路LA输入数据之前设置电平转移器LSF。
即，通过本结构，例如用3V左右的驱动电压驱动传送数据总线DB的数据信号，并通过用电平转移器LSF放大到5V左右的振幅电平，能够降低数据总线DB的数据信号的振幅电平，并能进一步抑制数据总线中消耗的耗电。
实施例2的变形例参照图8，详细说明本发明实施例2的变形例的第一和第二锁存电路群的一部分。
参照图8，本发明实施例2的变形例的结构的不同点在于用第一锁存电路群12#a置换第一锁存电路群12#。其它部分同样而不重复其详细说明。
本发明实施例2的变形例的第一锁存电路群12#a的不同点在于用锁存电路LA#置换锁存电路LA。
参照图9，与图5说明的锁存电路LA相比，本发明实施例2的变形例的锁存电路LA#的不同点在于设有电平转移器210。
电平转移器210中包含具有缓冲功能的反相器207、208和电平转移单元209。本结构中，从数据总线DB传送的数据信号的振幅例如设为上述的0～3伏。即，对第一锁存电路LA#输入0～3V的数据信号。
数据总线DB的充放电造成的耗电中，除上述总线配线间的交叉电容以外还存在与对置电极的寄生电容造成的耗电。数据总线布线长度达到数十毫米左右，以从面板端子围到源极驱动器，与对置电极的寄生电容也成为大值。因此，不对数据信号进行电平转移而输入第一锁存电路LA#是对低耗电化有效的方式。
第一锁存电路LA#中，数据的锁存部分以与输入的数据信号振幅相同的3伏电压驱动，刚锁存后通过设置电平转移器210电平转移到0～5V的信号。还有，该电平转移器210的到5V的电平转移也可以紧接在第二锁存电路之前进行，但第一锁存电路的输出因与控制信号LATA的耦合电容或对置电极电容而导致负载增大，并且为了确保3V驱动的充分的驱动能力而需要使电平转移器210具有的缓冲器尺寸即反相器207非常大，这会恶化布局面积效率且提高该缓冲部分的耗电。
因而，本实施例2的变形例的锁存电路的结构中在第一锁存电路LA#上，锁存后就进行电平转移来5V驱动缓冲器，并实现缩小布局面积。
另外，能够用以下的方式抑制以3V驱动第一锁存电路LA#来锁存时所需要的时间增大。具体地说，与构成第一锁存电路LA#的反相器205的输出晶体管的栅极宽度/栅极长度(W/L)比相比，设计成使构成反相器207的输入晶体管的栅极宽度/栅极长度小。
如此在第一锁存电路LA#中，能够通过减小电平转移器210的输入晶体管的W/L比来抑制锁存所需要的时间的增大。
参照图10A，安装了图像显示装置的便携式电话1300上示出多个操作按钮1302以及液晶显示部1005。
参照图10B，显示便携式电话1300内部的显示信息输出源1000、显示信息处理电路1002、电源电路1004、图像显示装置1006以及定时信号发生器200。其中，显示信息输出源1000中设有上述的帧存储器等、ROM(Read Only Memory)或RAM(Random Access Memory)等存储器，各种盘等的存储单元，调谐输出图像信号的调谐电路等、执行用以响应操作按钮1302的输入操作输出显示信息的预定输入处理的接口电路等。另外，基于由定时信号发生器200生成的各种时钟信号，对显示信息处理电路1002供给预定格式的图像数据信号等的显示信息。接着，显示信息处理电路1002中设有旋转电路、γ补偿电路等公知的各种电路，进行输入的显示信息的处理，将该图像数据DTA与各种时钟信号例如上述的GCLK、SSLK或开始信号GST、SST等控制信号一起供给图像显示装置1006。另外，电源电路1004对各构成部件供给预定电源。
还有，对于电子设备并无限定，特别是便携式设备，可用于液晶电视、录像机、汽车导航装置等显示信息的各种显示装置。
以上对本发明进行了详细说明，但仅为示例，并不构成本发明的限定，应清楚本发明的精神和范围仅由权利要求限定。
权利要求
1.一种驱动电路，驱动图像显示部，所述图像显示部设有矩阵状配置的多个图像显示元件，且所述多个图像显示元件被分割成多个块，其中设有对应于所述多个块分别设置，且各自接收构成用以在所述图像显示部显示的图像数据的多个位数据的多根图像数据供给线；对应于所述多根图像数据供给线分别设置，且各自响应第一指示信号锁存传送给对应图像数据供给线的图像数据的多个第一锁存电路部；对应于所述多个第一锁存电路部分别设置，且各自响应第二指示信号锁存对应第一锁存电路部锁存的图像数据的多个第二锁存电路部；以及分别传送所述第一和第二指示信号的第一和第二指示信号线，所述多根图像数据供给线彼此不交叉地配置。
2.如权利要求1所述的驱动电路，其特征在于还设有对应于所述多个第二锁存电路部分别设置的多个数模变换部，各自将对应的第二锁存电路部的输出信号从数字信号变换到模拟信号，并输出给所述多个图像显示元件。
3.如权利要求1所述的驱动电路，其特征在于所述第一和第二指示信号线与所述图像数据供给线不交叉地配置。
4.如权利要求3所述的驱动电路，其特征在于各所述第一和第二锁存电路部的至少一个电路部与单一的所述第一指示信号线和第二指示信号线连接；各所述第一和第二锁存电路部的至少一个电路部包含接收所述至少一根指示信号线对应的指示信号，将其逻辑电平反相后输出的反相电路；各所述第一锁存电路部包含响应将所述第一指示信号的逻辑电平和所述第一指示信号的逻辑电平反相的反相逻辑电平信号，锁存所述位数据的第一锁存部；各所述第二锁存电路部包含响应将所述第二指示信号的逻辑电平和所述第二指示信号的逻辑电平反相的反相逻辑电平信号，锁存所述对应的第一锁存电路部锁存的位数据的第二锁存部。
5.如权利要求1所述的驱动电路，其特征在于各所述图像数据供给线传送构成串行输入的图像数据的多个位数据。
6.如权利要求1所述的驱动电路，其特征在于还设有在各所述图像数据供给线和对应的第一锁存电路部之间设置的电平转移电路，以将位数据的小振幅数字信号变换到大振幅的数字信号。
7.如权利要求1所述的驱动电路，其特征在于还设有电平转移电路，以将第一锁存电路部锁存的位数据的小振幅数字信号变换到大振幅数字信号并输出给对应的第二锁存电路。
8.如权利要求7所述的驱动电路，其特征在于各所述第一锁存电路部设有用以输出锁存的信号的输出晶体管；所述电平转移电路设有缓冲电路，该缓冲电路设有接收所述输出晶体管输出的信号输入的输入晶体管；所述缓冲电路的输入晶体管的尺寸设计到所述输出晶体管的尺寸以下。
9.如权利要求8所述的驱动电路，其特征在于所述输入晶体管的沟道宽度(W)/沟道长度(L)设计成所述输出晶体管的沟道宽度(W)/沟道长度(L)以下。
10.一种设有权利要求1所述的驱动电路的图像显示装置，还设有图像显示部。
11.一种便携式设备，设有权利要求10所述的图像显示装置。
全文摘要
液晶显示部沿水平方向分割成多个块。具体地说，分割成设有24根一组的源极线的块。然后，分别对应于多个块设置多根数据总线(DB)。各数据总线(DB)接收来自数据端子(DQ)的图像数据输入。各数据总线(DB)配置成彼此不交叉，各块从一根数据总线(DB)接收图像数据供给。
文档编号G02F1/133GK1705012SQ20051007630
公开日2005年12月7日 申请日期2005年5月31日 优先权日2004年5月31日
发明者野尻勋, 村井博之 申请人:三菱电机株式会社