专利名称：光刻胶的去除方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种离子注入后光刻胶 掩膜的去除方法。
背景技术：
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算 速度、更大的数据存储量以及更多的功能，半导体晶片朝向更高的元件密度、高集成度方向发展，CMOS器件的特征尺寸已经进入深亚微米阶 段，栅极长度变得越来越细且长度变得较以往更短。为了避免短沟效应， 目前采用在源区和漏区进行轻掺杂的方法，通常称为延伸掺杂，以形成 NMOS器件轻掺杂区和PMOS器件轻掺杂区。对于NMOS器件而言，掺 杂的n型杂质离子为磷(P+)或砷(As);对于PMOS器件而言，掺杂 的p型杂质离子主要为硼(B+)。图1为对CMOS器件进行轻掺杂的器件剖面示意图。如图1所示， 在半导体衬底100上形成栅极氧化层110和栅极120之后，通常是利用 光刻胶130将NMOS器件区域覆盖，而露出PMOS器件区域。或先将 PMOS器件区域覆盖，而露出NMOS器件区域。然后，利用离子注入工 艺注入杂质离子140对露出的器件衬底进行轻掺杂。在这个过程中，由 于具有一定的轰击能量的杂质离子注入到光刻胶130中，会与表层的光 刻胶反应而在光刻胶130的表层形成一层硬质表层150，如图2所示。随后，需要将上述光较胶130去除，以露出未掺杂的器件，并利用 光刻胶覆盖已掺杂的器件，然后对露出的器件进行掺杂。申请号为 03811241.8的中国专利申请中公开了一种去除光刻刻胶的方法。以往的 做法是先利用等离子灰化(ashing)工艺，对硬质表层150和光刻胶130 全部予以灰化去除(fbll ashing),灰化工艺去除光刻胶往往会留下少量的 光刻胶残留物131和132，如图3所示。然后再利用硫酸过氧化物，即硫 酸(H2S04)和双氧水(H202)的混合物(SPM)，在125。C左右的温度 下对光刻胶残留物131和132进行湿法清洗。在去除光刻胶130的过程 中，由于硬质表层150的存在，要求灰化工艺中等离子要具有比较高的 轰击能量，并加长清洗的时间以彻底去除残留物。但是当器件特征尺寸 进入65nm以下工艺节点之后，栅极氧化层变得越来越薄。等离子灰化能 量控制不当，或SPM清洗时间控制不得当的话极易破坏栅极氧化层，进 而继续腐蚀衬底100中的硅，造成硅的流失，导致衬底100表面出现如 图4所示繁荣凹陷105。如果不采用等离子灰化工艺，而单纯使用湿法清 洗去除硬质表层150和光刻胶130，虽然能够减少对栅极氧化层破坏的机 会，但是当离子注入能量较高而使形成的硬质表层150较厚时，单纯的 湿法清洗(all wet strip )难以完全去除光刻胶和硬质表层，从而在衬底表 面留下如图5所示的光刻胶残留物133和134。发明内容本发明的目的在于提供一种光刻胶的去除方法，能够较彻底地去除 光刻胶并避免光刻胶去除后衬底表面出现严重凹陷。为达到上述目的，本发明提供了一种光刻胶的去除方法，所述光刻 胶表面具有硬质表层，其特征在于所述方法包括下列步骤利用等离子体去除所述硬质表层； 湿法去除所述光刻胶。所述硬质表层在掺杂杂质离子注入过程中形成。所述等离子体为氧 气等离子体。所述杂质至少包括磷、砷、硼、碳、锗、硼或锑中的一种。 湿法去除所述光刻胶的清洗液为硫酸和臭氧的混合物。所述清洗液的温 度为14(M60。C。本发明提供的另一种光刻胶的去除方法，所述光刻胶表面具有硬质 表层，其特征在于所述方法包括下列步骤利用等离子体去除所述硬质表层和部分光刻胶；
湿法去除剩余的光刻胶。所述硬质表层在杂质离子注入过程中形成。所述等离子体为氧气等 离子体。所述杂质至少包括磷、砷、碳、锗、硼或锑中的一种。湿法去 除所述光刻胶的清洗液为硫酸和臭氧的混合物。所述清洗液的温度为140~160°C。与现有技术相比，本发明具有以下优点本发明的光刻胶去除方法采用部分灰化(partial ashing)加湿法清 洗的方法，即先采用等离子灰化工艺去除离子注入过程中在光刻胶表面 形成的铰链状硬质表层，通过调整灰化的时间和产生氧气等离子体的射 频功率以保证去除不同离子注入剂量和能量下形成的不同厚度的硬质表层。去除硬质表层露出光刻胶后，再使用SOM清洗剂(石克酸中加入 臭氧)在150。C左右的温度下清洗光刻胶，能够完全去除光刻胶，并且 能够有效防止衬底表面的硅过多流失，避免严重凹陷的出现，从而保证 了 CMOS器件的性能。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上 述及其它目的、特征和优势将更加清晰。附图中相同的部件使用了相同 的附图标记。附图并未刻意按比例绘制，重点在于示出本发明的主旨。 在附图中，为清楚起见，放大了层和区域的厚度。图1至图5为说明现有光刻胶去除方法的器件剖面示意图；图6至图8为说明根据本发明实施例光刻胶去除方法的器件剖面示 意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合 附图对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是
本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员 可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公 开的具体实施的限制。本发明的方法涉及在CMOS器件的制造过程中，以光刻胶为掩膜 进行离子注入后，光刻胶掩膜的去除。图6至图8为说明根据本发明实 施例光刻胶去除方法的器件剖面示意图，所述示意图只是实例，其在此 不应过度限制本发明保护的范围。如图6所示，首先提供一半导体村底 100，其可以是整体半导体衬底，例如单晶、多晶或非晶结构的硅或硅 锗(SiGe);或者混合的半导体结构(例如碳化硅、砷化镓、磷化镓、 锑化铟、磷化铟、砷化铟、砷化镓或锑化镓)；也可以是绝缘层上有半 导体的衬底，例如绝缘体上硅(SOI);还可以包括合金半导体(例如 GaAsP、 AlInAs、 AlGaAs、 GalnAs、 GalnP、 GalnAsP)或其组合。虽 然在此描述了可以形成衬底100的材料的几个示例，^旦是可以作为半导 体衬底的任何材料均落入本发明的精神和范围。然后，在半导体衬底IOO表面形成栅极氧化层110和多晶硅栅极 120。栅极氧化层可以选用适当的材料例如氧化硅(Si02)或氮氧化硅 (SiON)。在65nrn以下工艺节点栅极氧化层110需要具有高可靠性和低 的漏电流，因此作为栅极氧化层，其材料优选一般为具有高介电常数的 (highk)材料。本文中高介电常数材料为介电常数大于IO的材料。可 以作为形成栅极氧化质层的高介电常数材料包括氧化铪、氧化铪硅、氮 氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、 氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆、氧化 铝、氧化铪-氧化铝合金或其组合。虽然在此描述了可以用来形成栅极 氧化层110的材料的少数示例，但是该层可以由减小栅极漏电流的其它 材料形成。栅极氧化层110的生长方法可以是任何常规真空镀膜技术， 比如原子层沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD )、 等离子体增强型化学气相淀积(PECVD)工艺，优选为原子层沉积工
艺。在这样的工艺中，衬底ioo和栅极氧化层110之间会形成光滑的原 子界面，可以形成理想厚度的栅极氧化层。本发明中栅极氧化层iio优 选的厚度在io-iooA之间。栅极120的材料可以为多晶硅或掺杂金属杂质的多晶硅，金属杂质 至少包括一种金属(例如钛、钽、钨、钼、铂等)。栅极材料的沉积方 法包括利用原子层沉积(ALD)、化学气相淀积(CVD)、等离子体增强 型化学气相淀积(PECVD)等工艺淀积栅极材料，厚度为400A 2500A。 利用公知的光刻、曝光显影工艺在栅极材料表面形成图案化掩膜，随后 利用刻蚀工艺刻蚀栅极材料和栅极氧化层形成栅极120和栅极氧化层 110。在接下来的工艺步骤中，对CMOS器件的NMOS晶体管和PMOS 晶体管的源区和漏区分别注入杂质离子，以便在源区和漏区形成轻掺杂 区域。所述杂质至少包括磷、砷、碳、锗、硼或锑中的一种。在这个过 程中，需要利用光刻胶将NMOS晶体管和PMOS晶体管的其中一个覆 盖，对未覆盖的晶体管进行离子注入。本发明实施例中，在衬底表面涂 布光刻胶，经曝光显影后形成光刻胶掩膜图形130，其覆盖CMOS器件 中的一个栅极而将另 一个栅极120露出。随后对衬底100进行杂质离子 的注入，以便在栅极120两侧的衬底中形成轻掺杂区。离子注入的过程 中，注入到光刻胶130表面的杂质离子会使光刻胶表面形成一层铰链状 硬质表层150。硬质表层150的厚度视离子注入剂量、能量、离子注入 的时间等的不同而不同，在此本发明实施例并未限制其厚度。本发明的光刻胶去除方法采用部分灰化(partial ashing)加湿法清 洗的方法，即首先利氧气等离子灰化工艺去除离子注入过程中在光刻胶 130表面形成的硬质表层150。本领域技术人员可以根据离子注入剂量、 能量、离子注入的时间等的不同，通过调整灰化的时间和产生氧气等离 子体的射频功率以保证完全去除不同离子注入剂量和能量下形成的不 同厚度的硬质表层150，如图7所示。去除硬质表层150并露出光刻胶130后，再使用辟u酸(H2S04)和臭氧(03)的混合溶液(SOM)清洗 去除光刻胶130,如图8所示。清洗的工艺温度为140~160°C,优选在 150 °C的温度下清洗光刻胶130。在本发明的其它实施例中，氧气等离子灰化工艺即可以将硬质表层 150完全去除的J^4上将部分的光刻胶130去除。然后再利用SOM溶 液清洗剩余的光刻胶。本发明的光刻胶去除方法采用部分灰化(partial ashing)加湿法清 洗的方法，即先采用等离子灰化工艺去除离子注入过程中在光刻胶表面 形成的硬质表层，再使用SOM清洗剂清洗光刻胶，能够完全去除光刻 胶，并且能够有效防止衬底表面的硅过多流失，避免严重凹陷的出现， 从而保证了 CMOS器件的性能。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形 式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定 本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情 况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多 可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱 离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的 任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围 内。
权利要求
1. 一种光刻胶的去除方法，所述光刻胶表面具有硬质表层，其特征在于所述方法包括下列步骤利用等离子体去除所述硬质表层；湿法去除所述光刻胶。
2、 如权利要求1所述的方法，其特征在于所述硬质表层在掺杂 杂质离子注入过程中形成。
3、 如权利要求1所述的方法，其特征在于所述等离子体为氧气 等离子体。
4、 如权利要求2所述的方法，其特征在于所述杂质至少包括磷、 砷、硼、碳、锗、硼或锑中的一种。
5、 如权利要求1所述的方法，其特征在于湿法去除所述光刻胶 的清洗液为硫酸和臭氧的混合物。
6、 如权利要求5所述的方法，其特征在于所述清洗液的温度为 兩 16(TC。
7、 一种光刻胶的去除方法，所述光刻胶表面具有硬质表层，其特 征在于所述方法包括下列步骤利用等离子体去除所述硬质表层和部分光刻胶； 湿法去除剩余的光刻胶。
8、 如权利要求7所述的方法，其特征在于所述硬质表层在杂质 离子注入过程中形成。
9、 如权利要求7所述的方法，其特征在于所述等离子体为氧气 等离子体。
10、 如权利要求8所述的方法，其特征在于所述杂质至少包括磷、 砷、碳、锗、硼或锑中的一种。
11、 如权利要求7所述的方法，其特征在于湿法去除所述光刻胶的清洗液为硫酸和臭氧的混合物。
12、如权利要求11所述的方法，其特征在于所述清洗液的温度 为140 160°C。
全文摘要
本发明的光刻胶去除方法采用部分灰化(partial ashing)加湿法清洗的方法，即先采用等离子灰化工艺去除离子注入过程中在光刻胶表面形成的硬质表层，再使用SOM清洗剂清洗光刻胶，能够完全去除光刻胶，并且能够有效防止衬底表面的硅大量流失，避免严重凹陷的出现，从而保证了CMOS器件的性能。
文档编号G03F7/36GK101211125SQ200610147868
公开日2008年7月2日 申请日期2006年12月25日 优先权日2006年12月25日
发明者刘焕新, 郭佳衢 申请人:中芯国际集成电路制造(上海)有限公司