专利名称：基于半导体光放大器的高速全光加法器的制作方法
技术领域：
本发明属于光纤通信技术领域，特别涉及一种基于半导体光放大器的高速全光加法器。
背景技术：
2000年以来，全球网络的带宽飞速发展。从2003年至2006年，全球网络的数据量从40EB(1EB＝10亿GB)比特增加到161EB，其中93％的数据量增长来自数据业务。与此同时，中国近几年国内干线数据业务量年增长260％。国际Internet带宽能力年增长245％。人们对信息的需求和依赖与日俱增。而在可见的将来，以3D网络游戏、IPTV、可视电话、远程医疗、远程教育、视频会议、手机电视等为代表的下一代业务的出现和普及必将使得网络从传统的语音、数据分离业务向语音、数据和图像相结合、向多媒体视讯化方向发展。IDC发布的一份调研报告中称，2010年需要传输的数字信息总量将达到988EB，约为2006年的6倍。如此海量信息的传输和分配(交换)越来越成为一个技术的挑战，而广阔的市场前景也使得新一代超高速光通信网络正成为国际上的一个研究热点。
在现有的网络技术中，主要的问题是传输能力和交换能力的严重失衡，具体讲是目前光可以以单纤Tbit的水平(容量)传输信号，而交换则要在电域内完成，由于受到电子器件速率的限制(所谓的“电子瓶颈”)，决定了高速光信号的交换很难以分组的形式来完成，只能进行路交换和突发交换。而目前的数据业务很大部分是TCP/IP分组构成的，要利用现有的光传输，必须将IP分组封装在SDH或ATM信号中。这样一方面导致了通信体系的复杂化，大大降低了分组交换本身具有的灵活、高效的优势；另一方面也使得最终用户很难得到宽带的优质服务。
解决这个问题的办法是直接采用高速率的光分组交换技术，建立IP over OPTICAL的网络体系，这就要求在光域直接对信号进行处理和存储。而要达到这个目标，必须在以下两个方面得到突破1、基于全光开关的全光组合逻辑的实现。2、可直接对光信号进行bit级存储/读出的光动态存储器的实现。
另一个更为重大的意义是正如开关和存储构成了现代的数字电路的基础。如果以上两个技术得以突破，理论上讲，目前所有的数字电路的功能都可以通过光的形式完成。可以讲这两项技术的突破将为“光子时代”带来曙光。
高速全光逻辑是光信号处理的核心技术，世界上主要发达国家都在进行这方面的研究，其中具有代表性的项目包括美国国防预先研究计划局(DARPA MDA972-00-1-0024)、英特尔公司以及美国国家科学基金(ECCS-0335110)等共同支持的，由斯坦福大学的M.M.Fejer和南加州大学的A.E.Willner等人负责的全光信号处理项目；欧洲通信委员会(CEC)支持的DO_ALL计划(Project 36078)，IST-LASAGEN计划，IST-MUFINS计划，以及日本NTT光网络实验室项目等等。上述重大计划都将全光逻辑作为主要研究内容之一。研究者主要利用半导体光放大器(SOA)、非线性波导器件、非线性光纤、微环形谐振腔(microring resonator)等作为核心器件以完成光逻辑的系统实现。其中，近一年来具有代表性的工作包括雅典大学D.Syvridis研究小组利用微环形谐振腔中的四波混频效应完成了40Gb/s RZ/NRZ码的全光“与”逻辑(Spiros Mikroulis，Hercules Simos，Eugenia Roditi，Aristides Chipouras，and Dimitris Syvridis，“40-gbs NRZ and RZ operation of an all-opticalAND logic gate based on a passive InGaAsPInP microring resonator”，JOURNAL OFLIGHTWAVE TECHNOLOGY，VOL.24，NO.3，MARCH 2006)。爱因霍温科技大学H.J.S.Dorren领导的小组，他们与C.I.P公司合作，将SOA与Mach-Zehnder干涉仪结构集成到一块芯片上，实现了全光触发器，并利用该技术完成了40Gb/s的全光3R、波长路由等子系统，取得了很好的实验效果(Tetsuro Yabu，Masahiro Geshiro，Toshiaki Kitamura，KazuhiroNishida，and Shinnosuke Sawa，“All-optical logic gates containing a two-mode nonlinearwaveguide”，IEEE JOURNAL OF QUANTUM ELECTRONICS，VOL.38，NO.1，JANUARY2002)。斯坦福大学的M.M.Fejer领导的小组利用周期性极化铌酸锂晶体(PPLN)为核心器件，并结合SOA完成了全光5Gb/s的半加器(Carsten Langrock，Saurabh Kumar，John E.McGeehan，A.E.Willner，M.M.Fejer，“All-optical signal processing using χ2nonlinearities inguided-wave devices”，JOURNAL OF LIGHTWAVE TECHNOLOGY，VOL.24，NO.7，JULY 2006)。
分析上述研究进展可以发现，目前，光逻辑的研究主要集中在单一逻辑的实现方面，能够实现复杂功能的全光组合逻辑还未见报道。
发明内容本发明解决了高速全光信号处理中的核心技术——全光组合逻辑的实现问题，并首次完成了一种基于半导体光放大器的高速全光加法器。由于本发明中信号的逻辑运算完全在光域中完成，从而在根本上解决了传统的电子逻辑器件的速率限制，并为今后实现可集成、低功耗的复杂全光组合逻辑器件奠定了重要的技术基础。
由于半导体光放大器(Semiconductor Optical Amplifier，SOA)中多种非线性效应，在单个SOA中可以实现“与”、“或”、“非”和“同或”等基本光逻辑，并且“与”和“同或”逻辑可以利用一个SOA同时实现。根据这个特点，我们对全光加法器的逻辑结构进行了针对性的优化，使得完成同样逻辑功能的条件下选用的器件数目最少。优化后的逻辑式为F＝ABCI，CO＝(A×B)+((A+B)×CI) (1)式中，A、B为输入信号，CI为低位进位信号，F为20位输出信号，CO为21位输出信号，其逻辑示意图2所示。图1为系统组成方案，其中SOA1与滤波器1以及滤波器2相配合，同时实现对信号光A、B的“同或”和“与”两个逻辑运算，SOA2也利用四波混频(FWM)效应实现另一个“同或”逻辑运算，SOA3则利用交叉增益调制(XGM)效应实行了另一个“与”逻辑，而“或”逻辑则可以方便地由耦合器实现。其中，对各SOA输入端的信号光、探测光的波长及功率的精确控制，以及各滤波器中心波长的设置，是本方案的关键(具体见工作原理)。
本发明提供的基于半导体光放大器的高速全光加法器的具体构成包括 第一半导体光放大器——用于接收信号A、信号B(波长分别为λA、λB)和探测光1(波长为λF1，功率比信号光小10dB)的输入信号，经四波混频后产生两个新波长信号(λF1，λF2)，并一同送入第一滤波器和第二滤波器； 第一耦合器——用于完成信号A、信号B的逻辑“或”运算，并将其输出信号输入第三半导体光放大器； 第一滤波器——用于滤出第一半导体光放大器输出端波长为λF1的信号以完成“同或”逻辑，并将其输出信号送入第二半导体光放大器； 第二滤波器——用于滤出第一半导体光放大器输出端波长为λF2的信号以完成“与”逻辑，并将其输出信号送入第二耦合器； 第二半导体光放大器——用于接收第一滤波器的输出信号、低位进位CI信号(波长为λCI)和探测光2(波长为λP，功率比信号光小10dB)的输入信号，经四波混频后将输出信号送入第三滤波器； 第三滤波器——用于滤出第二半导体光放大器输出端波长为λP的信号以完成“同或”逻辑，并将其输出信号作为全光加法器的低位输出F信号； 第三半导体光放大器——用于接收第一耦合器的输出信号和低位进位CI信号，并将其输出信号送入第四滤波器； 第四滤波器——用于滤出第三半导体光放大器输出端波长为λCI+Δλ的信号以完成“与”逻辑，并将其输出信号送入第二耦合器； 第二耦合器——用于接收第四滤波器和第二滤波器的输出信号以完成“或”逻辑，其输出作为全光加法器的进位位CO信号。
本发明的优点和有益效果本发明首次提出一种基于3个半导体光放大器(Semiconductor Optical Amplifier，SOA)的全光加法器实现方案，该方案通过在单一SOA中完成多种基本光逻辑，能够实现速率大于40Gbit/s的全光加法器运算。是高速全光信号处理领域中的核心技术。同时，本方案的提出为今后实现可集成、低功耗的复杂全光组合逻辑奠定了重要的技术基础。
图1为全光加法器系统结构示意图；图2为全光加法器全加逻辑示意图。
具体实施方式
实施例1、如图1所示，本发明提供的基于半导体光放大器的高速全光加法器的构成包括 第一半导体光放大器——用于接收信号A、信号B(波长分别为λA、λB)和探测光1(波长为λF1，功率比信号光小10dB)的输入信号，经四波混频后产生两个新波长信号(λF1，λF2)，并一同送入第一滤波器和第二滤波器； 第一耦合器——用于完成信号A、信号B的逻辑“或”运算，并将其输出信号输入第三半导体光放大器； 第一滤波器——用于滤出第一半导体光放大器输出端波长为λF1的信号以完成“同或”逻辑，并将其输出信号送入第二半导体光放大器； 第二滤波器——用于滤出第一半导体光放大器输出端波长为λF2的信号以完成“与”逻辑，并将其输出信号送入第二耦合器； 第二半导体光放大器——用于接收第一滤波器的输出信号、低位进位CI信号(波长为λCI)和探测光2(波长为λP，功率比信号光小10dB)的输入信号，经四波混频后将输出信号送入第三滤波器； 第三滤波器——用于滤出第二半导体光放大器输出端波长为λP的信号以完成“同或”逻辑，并将其输出信号作为全光加法器的低位输出F信号； 第三半导体光放大器——用于接收第一耦合器的输出信号和低位进位CI信号，并将其输出信号送入第四滤波器； 第四滤波器——用于滤出第三半导体光放大器输出端波长为λCI+Δλ的信号以完成“与”逻辑，并将其输出信号送入第二耦合器； 第二耦合器——用于接收第四滤波器和第二滤波器的输出信号以完成“或”逻辑，其输出作为全光加法器的进位位CO信号。
其具体工作原理如下[1]将信号光A、B的波长分别设置为λA、λB，当信号A、信号B均为“1”时，由于SOA1中的四波混频(FWM)效应，在输出端将产生两个新波长信号，其波长分别记为λF1，λF2，使探测光1为连“1”小功率信号(功率比信号光小10dB)，其波长为λF1；[2]将滤波器1中心波长设置为λF1，利用SOA1中的交叉增益调制(XGM)效应以及FWM效应，滤波器1将输出信号A、B的逻辑“同或”运算结果，其波长为λF1；[3]设置低位进位信号CI的波长为λCI，当信号A、B的逻辑“同或”运算结果及CI信号均为“1”时，由于SOA2中的FWM效应，在输出端同样产生的两个新波长信号，其波长分别记为λP，λP2(无用)，使探测光2为连“1”小功率信号(功率比信号光小10dB)，其波长为λP；[4]将滤波器3中心波长设置为λP，利用SOA2中的XGM效应以及FWM效应，滤波器3将输出信号A、B“同或”运算结果与CI的逻辑“同或”结果，其波长为λP，此即为全光加法器20位F输出；[5]设置滤波器2中心波长为λF2，利用SOA1中的FWM效应，滤波器2将输出信号A、B的逻辑“与”运算结果，其波长为λF2；[6]信号光A、B进入耦合器1完成逻辑“或”运算，并与CI信号进入SOA3，当它们同时为“1”时，SOA3中的XGM效应以及交叉相位调制(XPM)效应的同时作用，会在λCI附近产生新波长λCI+Δλ，设置滤波器4的中心波长为λCI+Δλ，完成“与”逻辑；[7]将滤波器2与滤波器4的输出端接入耦合器2，完成“或”逻辑，此即为全光加法器21位CO输出。
权利要求
1.一种基于半导体光放大器的高速全光加法器，其组成器件包括 第一半导体光放大器——用于接收波长分别为λA、λB的信号A、信号B，以及波长为λF1、功率比前述信号光小10dB的探测光1的输入信号，经四波混频后产生两个波长分别为λF1、λF2的新波长信号，并一同送入第一滤波器和第二滤波器； 第一耦合器——用于完成信号A、信号B的逻辑“或”运算，并将其输出信号输入第三半导体光放大器； 第一滤波器——用于滤出第一半导体光放大器输出端波长为λF1的信号以完成“同或”逻辑，并将其输出信号送入第二半导体光放大器； 第二滤波器——用于滤出第一半导体光放大器输出端波长为λF2的信号以完成“与”逻辑，并将其输出信号送入第二耦合器； 第二半导体光放大器——用于接收第一滤波器的输出信号、波长为λC1的低位进位CI信号和波长为λP、功率比输入信号光小10dB的探测光2的输入信号，经四波混频后将输出信号送入第三滤波器； 第三滤波器——用于滤出第二半导体光放大器输出端波长为λP的信号以完成“同或”逻辑，并将其输出信号作为全光加法器的低位输出F信号； 第三半导体光放大器——用于接收第一耦合器的输出信号和低位进位CI信号，并将其输出信号送入第四滤波器； 第四滤波器——用于滤出第三半导体光放大器输出端波长为λCI+Δλ的信号以完成“与”逻辑，并将其输出信号送入第二耦合器； 第二耦合器——用于接收第四滤波器和第二滤波器的输出信号以完成“或”逻辑，其输出作为全光加法器的进位位CO信号。
全文摘要
一种基于半导体光放大器的高速全光加法器。由三个半导体光放大器(SOA)、两个耦合器和四个滤波器组成。其中SOA1与滤波器1以及滤波器2相配合，同时实现对信号光A、B的“同或”和“与”两个逻辑运算，SOA2与滤波器3配合实现另一个“同或”逻辑运算，SOA3与滤波器4配合实行了另一个“与”逻辑，而“或”逻辑则可以方便地由耦合器实现。本发明首次提出一种基于3个半导体光放大器的全光加法器实现方案，该方案通过在单一SOA中完成多种基本光逻辑，能够实现速率大于40Gbit/s的全光加法器运算，是高速全光信号处理领域中的核心技术。同时，本方案的提出为今后实现可集成、低功耗的复杂全光组合逻辑奠定了重要的技术基础。
文档编号G02F3/02GK101055402SQ20071005734
公开日2007年10月17日 申请日期2007年5月16日 优先权日2007年5月16日
发明者张爱旭, 张立台 申请人:天津大学