专利名称：显示驱动电路、显示装置以及显示驱动方法
技术领域：
本发明涉及用于驱动显示面板的显示驱动电路和显示驱动方法，所述显示面板例 如像有源矩阵型液晶显示面板那样，具备多个含有扫描信号线、由该扫描信号线导通/截 止的开关元件、连接到该开关元件的一端的像素电极以及与该像素电极电容耦合的电容耦 合配线的行，并且具备连接到各行的开关元件的另一端的数据信号线。
背景技术：
以往，在有源矩阵方式的液晶显示装置中采用称为“CC(Charge Coupling 电荷耦 合)驱动”的驱动方式。该CC驱动方式在例如专利文献1中被公开。以该专利文献1的公 开内容为例，如下说明CC驱动方式。用图24的等效电路表示实现CC驱动的装置的结构，用图25的时序图表示CC驱 动的各种信号的动作波形。如图24的等效电路所示，进行CC驱动的液晶显示装置在像素显示部110内设有 多个源极线(信号线)101 ；与这些源极线101正交的多个栅极线(扫描线)102 ；设置在它 们的交点附近的开关元件103 ；连接到开关元件103的像素电极104，与栅极线102成对并 且平行配置的多个CS (Capacity Storage 容量存储器)总线(公共电极线)105 ；—端连接 像素电极104、另一端连接CS总线105的保持电容106 ；以及隔着液晶107对置的对置电极 109。开关元件103由非晶硅(a-Si)、多晶硅(p_Si)以及单晶硅(c_Si)等形成，在其构 造上在栅极-漏极之间形成电容108。由于该电容108，发生来自栅极线102的栅极脉冲把 像素电极104的电位向负侧移位的现象。另外，该液晶显示装置在像素显示部110的外侧设有驱动源极线101的源极线驱 动电路111 (源极驱动器)、驱动栅极线102的栅极线驱动电路112 (栅极驱动器)以及驱动 CS总线105的CS驱动电路113 (CS驱动电路)。该液晶显示装置的各种信号的动作波形如图25所示。即，某一个栅极线102的波 形Wg仅在选择该栅极线102的H期间(水平扫描期间)变成Von，其它的期间保持Voff。 源极线101的波形Ws根据所显示的视频信号不同，其振幅是不同的，每一个H期间，极性 发生反转，并且在与同一个栅极线102相关的相邻H期间变成极性逆转的波形(线反转驱 动)。此外，在图25中，假定了输入相同的视频信号的情况，因此波形Ws的振幅是固定的。在Wg为Von的期间，开关元件103导通，因此像素电极104的波形Wd变成与源极 线101的波形Ws相同的电位，在Wg变成Voff的瞬间，通过栅极-漏极之间的电容108稍 微地向负侧移位。CS总线105的波形Wc在选择对应的栅极线102的H期间和下一个H期间为Ve+， 并且在再下一个H期间向Ve-切换，之后保持Ve-直到下一个场为止。由于该切换，像素电 极104的波形W通过保持电容106会向负侧移位。其结果是像素电极104的波形W会得到比源极线101的波形Ws的振幅大的振幅，因此作为源极线101的波形Ws，能够更为减小振幅。由此，能够实现源极线驱动电路111的 电路结构的简化和功耗的削减。专利文献1 日本公开特许公报“特开2001-83943号公报(
公开日2001年3月 30 日)”
发明内容
在此，说明以往的一般的CS驱动电路的结构。在此，对CS驱动电路和栅极线驱动 电路被一体地构成的栅极/CS驱动电路进行说明，但是它们也可以被单独配置。图26是表 示具备了一般的栅极/CS驱动电路的液晶显示装置的概要结构的框图，图27是表示该栅极 /CS驱动电路所输入输出的各种信号的波形的时序图。栅极/CS驱动电路由栅极线驱动电路和CS驱动电路一体地构成。即，在图26所 示出的栅极/CS驱动电路中，图中左侧的块具有作为栅极线驱动电路112的功能，图中右侧 的块具有作为CS驱动电路113的功能。另外，栅极线驱动电路112和CS驱动电路113分 别与各行对应配备。下面，为了说明上的方便，分别以Gn和CSn表示第n行的栅极线驱动 电路112和CS驱动电路113。此外，以(n+1)行表示第n行的下一个扫描方向(图26中的 纵方向)的行(线)，以(n-1)行表示作为与其相反方向的第n行的前一行。然后，说明图26和图27所示出的各种信号。栅极线驱动电路112在其内部具备 移位寄存器(未图示)。SROn表示从第n行的移位寄存器输出的信号，GLn表示输出到第n 行的栅极线的信号(栅极信号)。此外，GLn是SROn通过缓冲器输出的信号，波形与SROn 相同。CK和CKB是分别从控制电路(未图示)输出的与规定移位寄存器的动作定时的栅极 时钟GCK1和GCK2对应的信号，被输入到各行的栅极线驱动电路112。此外，从CK的上升沿 到CKB的上升沿为止的期间和从CKB的上升沿到CK的上升沿为止的期间分别是一个水平 扫描期间(1H)。CS驱动电路113在其内部具备选择开关(UDSW)113a和存储电路(未图示)。选择 开关113a是选择从前行((n-1)行)的栅极线驱动电路Gn-1读入还是从后行((n+1)行) 的栅极线驱动电路Gn+1读入作为生成n行的CS信号时的定时信号的栅极信号的切换开 关，基于从控制电路(未图示)输出的切换信号进行切换。UD和UDB表示该切换信号，是 极性相互逆转的波形。存储电路基于由选择开关113a选择的栅极信号、极性信号CMI以及 CMIB,输出成为CS信号的来源的信号LAOn (图27)。极性信号CMI和CMIB是从控制电路输 入到CS驱动电路113的极性信号，是极性相互逆转的波形。信号CSOUTn是表示基于信号 LAOn决定电位电平(L电平/H电平)的输出到第n行的CS总线的信号(CS信号)。然后，基于图27的时序图，着眼于第n行的CS驱动电路CSn说明输出CS信号的 动作。在此，说明基于从控制电路输出的切换信号，选择开关113a选择第(n+1)行的栅极 线驱动电路Gn+1的栅极信号GLn+1，由此向CSn输入信号GLn+1的情况。首先，在时钟CK的上升沿的定时，从第n行的栅极线驱动电路(Gn)向第n行的栅 极线输出栅极信号GLn。然后，经过1H后，即在CKB的上升沿的定时，从第(n+1)行的栅极 线驱动电路(Gn+1)输出栅极信号GLn+1。同时，栅极信号GLn+1被输入到CSn的存储电路。 存储电路113例如由D锁存电路构成，输入CMIB作为输入数据(D端子)，输入信号GLn+1 作为输入时钟(CK端子)。并且，基于来自存储电路的输出信号LAOn，利用模拟开关(未图示)决定电位电平(低电平/高电平)，将其作为CSOUTn输出到CS总线。由此，在以往的液晶显示装置的CS驱动电路中，在生成从第n行的CS驱动电路输 出的CS信号时，读入第(n+1)行或者第(n-l)行的栅极信号。因此，需要用于选择与该行 (n行)相邻的行(第(n+1)行或者第(n-l)行)的选择开关(UDSW)，另外，需要转发控制 该选择开关的信号的配线和用于从相邻的行对该行转发栅极信号的配线。由此，不仅使得 CS驱动电路的结构变得复杂，对液晶显示装置的整体也造成了很大的影响，妨碍节省显示 面板外的区域。另外，作为结果，还带来了液晶显示装置的成本的上升。本发明是鉴于上述的问题而完成的，其目的在于提供能够利用简单的结构进行CC 驱动的显示驱动电路和显示驱动方法。为了解决上述问题，本发明的显示驱动电路是用于驱动显示面板、进行与像素电 极的电位对应的灰度级显示的显示驱动电路，所述显示面板具备多个行，所述行含有扫描 信号线、由该扫描信号线导通/截止的开关元件、连接到该开关元件的一端的上述像素电 极以及与该像素电极电容耦合的电容耦合配线，并且所述显示面板具备连接到上述各行的 开关元件的另一端的数据信号线，上述显示驱动电路的特征在于具备扫描信号线驱动 电路，其驱动上述扫描信号线；数据信号线驱动电路，其输出与视频信号对应的数据信号； 以及电容耦合配线驱动电路，其输出向根据上述数据信号的极性决定的方向切换电位的电 位移位信号，上述电容耦合配线驱动电路基于从上述扫描信号线驱动电路输出的该行的输 出信号，输出该行的电位移位信号。由上述显示驱动电路驱动的显示面板，具有如上所述的结构，其典型的配置是例 如许多像素电极被排列成矩阵状，沿着各行配置有扫描信号线、开关元件以及电容耦合配 线，沿着各列配置有数据信号线。此外，在该典型的配置中，“行”和“列”、“水平”和“垂直” 各自多是显示面板的横方向和纵方向的排列，但也不一定必须如此，纵横关系也可以逆转。 因此，本发明的“行”、“列”、“水平”以及“垂直”不限于特定的方向。驱动该显示面板的上述显示驱动电路的结构是由例如扫描信号在按各行或者每 隔多行顺序分配的水平扫描期间导通该行的开关元件，对连接到该导通了的开关元件的像 素电极写入与数据信号对应的电位。另外，上述显示驱动电路利用电位移位信号使与电容耦合配线电容耦合的像素电 极的电位发生移位。该电位移位信号在例如各行的水平扫描期间以后切换电位，该切换方 向(从低电平向高电平或者从高电平向低电平)是根据各行的水平扫描期间的数据信号的 极性所决定的方向。由此，实现所谓的CC驱动。在这种CC驱动的情况下，通常如上所述，当生成从第n行的电容耦合配线驱动电 路(CS驱动电路)输出的CS信号(电位移位信号)时，读入其相邻行的扫描信号(栅极信 号)。因此，需要选择开关(UDSW)等，导致电路结构变复杂。因此，在上述显示驱动电路中，利用电容耦合配线驱动电路，基于从扫描信号线驱 动电路输出的该行的输出信号，输出该行的电位移位信号。即，例如，向第n行的电容耦合 配线(CS总线)输出的电位移位信号(CS信号)是基于向第n行的扫描信号线(栅极线) 输出的扫描信号(栅极信号)而生成的。由此，不需要选择要读入扫描信号的扫描信号线， 因此不需要以往的选择开关。因此，能够简化电容耦合配线驱动电路的结构。因此，根据上 述显示驱动电路，发挥能够利用简单的结构进行CC驱动的效果。
10
此外，本发明的电容耦合配线驱动电路基于从扫描信号线驱动电路输出的该行的 输出信号输出该行的电位移位信号，但是，该输出信号不限于扫描信号，例如也可以是从扫 描信号线驱动电路的移位寄存器输出的给其它级(例如下一级)的置位信号。上述显示驱动电路能够用例如简单的单沟道的晶体管来构成电路，因此能够进一 步简化电路结构。由此，在用单沟道的晶体管来构成电路的情况下发挥特别大的效果。本发明的显示驱动电路优选在上述显示驱动电路中，上述电容耦合配线驱动电路 在从上述扫描信号线驱动电路输出上述输出信号起经过至少一个水平扫描期间之后，输出 上述电位移位信号。根据上述的结构，电位移位信号在从扫描信号线驱动电路输出输出信号起经过至 少一个水平扫描期间之后被输出。由此，能够可靠地实现CC驱动。本发明的显示驱动电路优选在上述显示驱动电路中，上述电容耦合配线驱动电路 具备转发电路，其用于把从上述扫描信号线驱动电路输出上述输出信号起到输出上述电位 移位信号为止的期间设为至少一个水平扫描期间。由此，能够在至少一个水平扫描期间经过后输出电位移位信号。本发明的显示驱动电路优选在上述显示驱动电路中，上述电容耦合配线驱动电路 具备存储电路，其存储与从上述扫描信号线驱动电路输出的上述输出信号的电位电平的 变化对应的第1信号并且将其输出到上述转发电路；上述转发电路，其对从上述存储电路 输出的上述第1信号赋予至少一个水平扫描期间的转发期间并将其作为第2信号输出；以 及开关电路，其基于从上述转发电路输出的上述第2信号的电位电平来生成上述电位移位 信号。由此，能够基于扫描信号线驱动电路的该行的输出信号，在输出该输出信号起经 过至少一个水平扫描期间后输出电位移位信号。本发明的显示驱动电路优选在上述显示驱动电路中，上述存储电路具备第1晶 体管，其第1电极被输入第1输入信号，控制电极被输入上述扫描信号线驱动电路的输出信 号；第1电容元件，其连接在上述第1晶体管的第2电极和被供给基准电压的基准电源线之 间；第2晶体管，其第1电极被输入第2输入信号，控制电极连接到上述第1晶体管的控制 电极；以及第2电容元件，其连接在上述第2晶体管的第2电极和被供给基准电压的基准电 源线之间，上述转发电路具备第3晶体管，其第1电极连接到上述第1晶体管的第2电极、 控制电极被输入时钟信号；和第4晶体管，其第1电极连接到上述第2晶体管的第2电极、 控制电极被输入上述时钟信号，上述开关电路具备第5晶体管，其控制电极连接到上述第 3晶体管的第2电极、第1电极连接到输出端子，第2电极被输入第1电源电压；和第6晶 体管，其控制电极连接到上述第4晶体管的第2电极，第1电极连接到输出端子、第2电极 被输入第2电源电压。根据上述结构，能够以单沟道的电路(N沟道或者P沟道)来构成电容耦合配线驱 动电路。因此，与例如以CMOS构成的电路相比能够简化结构。本发明的显示驱动电路优选在上述显示驱动电路中，上述电容耦合配线驱动电路 在上述扫描信号线驱动电路的输出信号从第1电位电平变化为作为使晶体管导通的电位 电平的第2电位电平的时刻，使上述第1信号的电位电平从上述第1电位电平变化为上述 第2电位电平，在上述时钟信号的电位电平发生变化、上述第3晶体管导通之后，输出上述第1信号作为上述第2信号，在上述第2信号从上述第1电位电平变化为上述第2电位电 平的时刻，输出上述第1电源电压的电位电平的信号作为上述电位移位信号。在此，第1电位电平是使晶体管截止的电位电平，第2电位电平是使晶体管导通的 电位电平。具体地说，在N沟道型M0S晶体管的情况下，第1电位电平是低(L)电平(VSS)， 第2电位电平是高(H)电平(VDD)。此外，在P沟道型M0S晶体管的情况下，是相互相反的 电位电平。根据上述结构，能够输出正极性侧的电位移位信号。本发明的显示驱动电路优选在上述显示驱动电路中，上述电容耦合配线驱动电路 在上述扫描信号线驱动电路的输出信号从第1电位电平变化为作为使晶体管导通的电位 电平的第2电位电平的时刻，使上述第1信号的电位电平从上述第2电位电平变化为上述 第1电位电平，在上述时钟信号的电位电平发生变化、上述第4晶体管导通之后，输出上述 第1信号作为上述第2信号，在上述第2信号从上述第1电位电平变化为上述第2电位电 平的时刻，输出上述第2电源电压的电位电平的信号作为上述电位移位信号。由此，能够输出负极性侧的电位移位信号。 本发明的显示驱动电路优选在上述显示驱动电路中，上述电容耦合配线驱动电路 还具备升压电路，所述升压电路提升从上述存储电路输出的上述第1信号的电位电平，并 且把提升了电位电平的该第1信号输入到上述转发电路。根据上述的结构，能够提高输入到转发电路的信号的电位电平。由此，能够减低由 于晶体管的写入特性而导致的阈值降，能够向开关电路输入稳定的电位。因此，能够输出稳 定的电位移位信号。本发明的显示驱动电路优选在上述显示驱动电路中，上述存储电路具备第1晶 体管，其第1电极被输入第1输入信号，控制电极被输入上述扫描信号线驱动电路的输出信 号；第1电容元件，其连接在上述第1晶体管的第2电极和被供给基准电压的基准电源线之 间；第2晶体管，其第1电极被输入第2输入信号，控制电极连接到上述第1晶体管的控制 电极；以及第2电容元件，其连接在上述第2晶体管的第2电极和被供给基准电压的基准电 源线之间，上述升压电路具备第7晶体管，其第1电极被输入具有作为使晶体管导通的电 位电平的第2电位电平的规定电压，控制电极连接到上述第1晶体管的第2电极；第3电容 元件，其连接到上述第7晶体管的上述控制电极和被供给时钟信号的时钟信号线之间；第8 晶体管，其第1电极被输入具有上述第2电位电平的规定电压，控制电极连接到上述第2晶 体管的第2电极；以及第4电容元件，其连接在上述第8晶体管的上述控制电极和被供给上 述时钟信号的时钟信号线之间，上述转发电路具备第3晶体管，其第1电极连接到上述第 7晶体管的第2电极、控制电极被输入上述时钟信号；和第4晶体管，其第1电极连接到上 述第8晶体管的第2电极，控制电极被输入上述时钟信号，上述开关电路具备第5晶体管， 其控制电极连接到上述第3晶体管的第2电极，第1电极连接到输出端子，第2电极被输入 第1电源电压；和第6晶体管，其控制电极连接到上述第4晶体管的第2电极，第1电极连 接到输出端子，第2电极被输入第2电源电压。根据上述的结构，能够以简单的结构输出稳定的电位移位信号。本发明的显示驱动电路优选在上述显示驱动电路中，上述电容耦合配线驱动电路 还具备刷新电路，所述刷新电路每隔一个水平扫描期间以上提升从上述存储电路输出的上述第1信号的电位电平，并且在未进行提升的期间，保持上述第1信号的电位电平。—般地，在信号转发路径中必然会产生泄漏电流，具有电位电平随着时间的经过 而降低的特性。从存储电路输出的第1信号的电位电平由于该泄漏电流的影响而逐渐降 低，在IV的开始时和结束时，电位电平会变得不同。关于这一点，根据上述电容耦合配线驱动电路的结构，每隔一个水平扫描期间以 上提升第1信号的电位电平，因此能够降低由于泄漏电流而导致电压下降的影响。另外，在 未进行提升的期间，保持第1信号的电位电平。由此，能够使第1信号的电位电平稳定，因 此能够输出稳定的电位移位信号。本发明的显示驱动电路优选在上述显示驱动电路中，上述存储电路具备第1晶 体管，其第1电极被输入第1输入信号、控制电极被输入上述扫描信号线驱动电路的输出信 号；第1电容元件，其连接在上述第1晶体管的第2电极和被供给基准电压的基准电源线之 间；第2晶体管，其第1电极被输入第2输入信号、控制电极连接到上述第1晶体管的控制 电极；以及第2电容元件，其连接在上述第2晶体管的第2电极和被供给基准电压的基准电 源线之间，上述刷新电路具备第9晶体管，其第1电极被输入具有作为使晶体管导通的电 位电平的第2电位电平的规定电压、控制电极连接到上述第1晶体管的第2电极；第5电容 元件，其连接在上述第9晶体管的第2电极和被供给时钟信号的时钟信号线之间；第10晶 体管，其第1电极被输入具有上述第2电位电平的规定电压，控制电极连接到上述第9晶体 管的第2电极，第2电极连接到上述第1晶体管的第2电极；第11晶体管，其第1电极被输 入具有上述第2电位电平的规定电压、控制电极连接到上述第2晶体管的第2电极；第6电 容元件，其连接在上述第11晶体管的第2电极和被供给上述时钟信号的时钟信号线之间； 以及第12晶体管，其第1电极被输入具有上述第2电位电平的规定电压、控制电极连接到 上述第11晶体管的第2电极，第2电极连接到上述第1晶体管的第2电极，上述转发电路 具备第7晶体管，其控制电极连接到上述第10晶体管的控制电极，第1电极被输入具有上 述第2电位电平的规定电压；第3晶体管，其第1电极连接到上述第7晶体管的第2电极， 控制电极被输入上述时钟信号；第8晶体管，其控制电极连接到上述第12晶体管的控制电 极，第1电极被输入具有上述第2电位电平的规定电压；以及第4晶体管，其第1电极连接 到上述第8晶体管的第2电极、控制电极被输入上述时钟信号，上述开关电路具备第5晶 体管，其控制电极连接到上述第3晶体管的第2电极、第1电极连接到输出端子，第2电极 被输入第1电源电压；和第6晶体管，其控制电极连接到上述第4晶体管的第2电极、第1 电极连接到输出端子，第2电极被输入第2电源电压。根据上述的结构，能够利用简单的结构输出稳定的电位移位信号。本发明的显示驱动电路优选在上述显示驱动电路中，上述电容耦合配线驱动电路 还具备用于减低上述刷新电路的电容负载的电容减低开关电路。在刷新电路中带有电容负载，因此在该刷新电路被设置在所有行的情况下，相对 于时钟信号会成为较大的负载。根据上述的结构，设有用于减低刷新电路的电容负载的电容减低开关电路。用此， 能够减低时钟负载。本发明的显示驱动电路优选在上述显示驱动电路中，上述存储电路具备第1晶 体管，其第1电极被输入第1输入信号，控制电极被输入上述扫描信号线驱动电路的输出信号；第1电容元件，其连接在上述第1晶体管的第2电极和被供给基准电压的基准电源线之 间；第2晶体管，其第1电极被输入第2输入信号、控制电极连接到上述第1晶体管的控制 电极；以及第2电容元件，其连接在上述第2晶体管的第2电极和被供给基准电压的基准电 源线之间，电容减低开关电路具备第16晶体管，其第1电极被输入时钟信号、控制电极连 接到上述第1晶体管的第2电极；和第17晶体管，其第1电极被输入上述时钟信号、控制电 极连接到上述第2晶体管的第2电极，上述刷新电路具备第9晶体管，其第1电极被输入 具有上述第2电位电平的规定电压、第2电极通过第5电容元件连接到上述第16晶体管的 第2电极、控制电极连接到上述第1晶体管的第2电极；第10晶体管，其第1电极被输入具 有上述第2电位电平的规定电压，控制电极连接到上述第9晶体管的第2电极，第2电极连 接到上述第1晶体管的第2电极；第11晶体管，其第1电极被输入具有上述第2电位电平 的规定电压，第2电极通过第6电容元件连接到上述第17的晶体管的第2电极、控制电极 连接到上述第2晶体管的第2电极；以及第12晶体管，其第1电极被输入具有上述第2电 位电平的规定电压、控制电极连接到上述第11晶体管的第2电极，第2电极连接到上述第2 晶体管的第2电极，上述转发电路具备第7晶体管，其控制电极连接到上述第10晶体管的 控制电极，第1电极被输入具有上述第2电位电平的规定电压；第3晶体管，其第1电极连 接到上述第7晶体管的第2电极、控制电极被输入上述时钟信号；第8晶体管，其控制电极 连接到上述第12晶体管的控制电极，第1电极被输入具有上述第2电位电平的规定电压； 以及第4晶体管，其第1电极连接到上述第8晶体管的第2电极、控制电极被输入上述时钟 信号，上述开关电路具备第5晶体管，其控制电极连接到上述第3晶体管的第2电极，第1 电极连接到输出端子，第2电极被输入第1电源电压；和第6晶体管，其控制电极连接到上 述第4晶体管的第2电极、第1电极连接到输出端子、第2电极被输入第2电源电压。根据上述的结构，在时钟信号线与刷新电路之间设有作为电容减低开关电路的晶 体管。由此，不会直接连接时钟信号线和刷新电路的电容元件。因此，当例如向电容减低开 关电路的晶体管输入的信号是L电平的时候，该晶体管是截止的，因此能够从上述电容元 件切断时钟信号线。由此，能够减低时钟负载。本发明的显示驱动电路优选在上述显示驱动电路中，上述电容耦合配线驱动电路 还具备用于固定上述第1信号和上述第2信号的至少任一方的第1电位电平的电位稳定化 电路。在此，为了输出稳定的电位移位信号，优选使电位电平(H电平或者L电平)稳定， 但是第1信号和第2信号分别存在处于悬浮的状态的期间，因此有可能容易地受到噪声的 影响而使电位电平发生变动。关于这一点，根据上述电容耦合配线驱动电路的结构，第1信号和第2信号中的至 少任一方的第1电位电平被固定。例如，能够固定第1信号和第2信号的L电平。由此，至 少一方的电位电平被固定，因此能够输出稳定的电位移位信号。本发明的显示驱动电路优选在上述显示驱动电路中，上述电位稳定化电路具备 第13晶体管，其第1电极被输入与上述第1电位电平对应的基准电压、控制电极连接到上 述第2晶体管的第2电极、第2电极连接到上述第1晶体管的第2电极；和第14晶体管，其 与上述第1晶体管并列地配置，其第1电极被输入基准电压、控制电极连接到上述第1晶体 管的第2电极、第2电极连接到上述第2晶体管的第2电极。
由此，能够以简单的结构使第1信号和第2信号的至少任一方的第1电位电平稳定。本发明的显示驱动电路优选在上述显示驱动电路中，上述电位稳定化电路在从上 述第1晶体管输出的信号从第1电位电平变化为作为使晶体管导通的电位电平的第2电位 电平的时刻，将从上述第2晶体管输出的信号的电位电平固定于上述基准电压，另一方面， 在从上述第2晶体管输出的信号从上述第1电位电平变化为上述第2电位电平的时刻，将 从上述第1晶体管输出的信号的电位电平固定于上述基准电压。由此，能够使第1信号的电位电平一方(在此是第1电位电平)稳定。本发明的显示驱动电路优选在上述显示驱动电路中，上述电容耦合配线驱动电路 还具备时钟升压电路，所述时钟升压电路提升从上述存储电路输出的上述第1信号的电位 电平，并且向上述开关电路输入提升了电位电平的该第1信号作为上述第2信号。根据上述结构，能够提升输入到开关电路的信号的电位电平。由此，能够减低由于 晶体管的写入特性而导致的阈值降，因此能够向开关电路输入稳定的电位。因此，能够输出 稳定的电位电平信号。本发明的显示驱动电路优选在上述显示驱动电路中，上述时钟升压电路具备第 7电容元件，其一端连接到被供给上述时钟信号的时钟信号线；和第15晶体管，其第1电极 被供给基准电压、控制电极被输入反转时钟信号、第2电极连接到上述第3和第4晶体管的 控制电极以及上述第7电容元件的另一端。由此，能够利用简单的结构提升向开关电路输入的信号的电位电平。此外，详细内容在后面进行说明，但是该时钟升压电路能够用作向存储电路输入 的扫描信号线驱动电路的输出信号的电位电平的提升电路。本发明的显示驱动电路优选在上述显示驱动电路中，上述第2晶体管的第1电极 与上述第5晶体管的控制电极相互连接，上述第2晶体管的第1电极被输入上述第2信号 作为上述第2输入信号。在此，在第1晶体管和第2晶体管导通的定时，第1输入信号和第2输入信号彼此 的极性逆转，因此从转发开关电路输出的各个信号(第1信号和第2信号)是电位电平相 互不同的(例如H电平/L电平)。由此，在一方的信号是H电平的情况下另一方的信号输 出L电平。由此，按帧输出电位电平逆转的电位移位信号。在这种结构中，例如，为了生成H 电平的电位移位信号，在H电平的第1输入信号被输入到电容耦合配线驱动电路的时刻，输 入到开关电路的第5晶体管的信号(第2信号)变成L电平。并且，为了生成下一个L电 平的电位移位信号，需要L电平的第2输入信号。因此，根据上述的结构，上述第2信号作为上述第2输入信号被输入到上述第2晶 体管的第1电极。由此，能够按帧交替输入H/L电平。并且，能够削减来自控制电路的第2 输入信号的信号配线，能够实现电路结构的简化。本发明的显示装置的特征在于具备上述的任一显示驱动电路和上述显示面板。在上述结构中，利用上述显示驱动电路带来的电路结构简化的效果，能够提供降 低了成本的显示装置。为了解决上述问题，本发明的显示驱动方法是用于驱动显示面板、进行与像素电 极的电位对应的灰度级显示的显示驱动方法，所述显示面板具备多个行，所述行含有扫描信号线、由该扫描信号线导通/截止的开关元件、连接到该开关元件的一端的上述像素电 极以及与该像素电极电容耦合的电容耦合配线，并且所述显示面板具备连接到上述各行的 开关元件的另一端的数据信号线，所述显示驱动方法的特征在于包括扫描信号线驱动 处理，其驱动上述扫描信号线；数据信号线驱动处理，其输出与视频信号对应的数据信号； 以及电容耦合配线驱动处理，其输出向根据上述数据信号的极性决定的方向切换电位的电 位移位信号，在上述电容耦合配线驱动处理中，基于由上述扫描信号线驱动处理输出的该 行的输出信号，输出该行的电位移位信号。在上述方法中，与关于上述显示驱动电路而说明的效果相同，发挥能够利用简单 的结构进行CC驱动的效果。此外，本发明的显示装置优选液晶显示装置。通过下面的记载来充分了解本发明的其它的目的、特征以及优点。另外，通过下面 的参照附图的说明来明确本发明的优点。
图1是表示本发明的一个实施方式的液晶显示装置的结构的框图。图2是表示图1的液晶显示装置的各像素的电结构的等效电路图。图3是表示实施例1的CS驱动器的概要结构的框图。图4是表示图3所示出的CS驱动器的结构的电路图。图5是表示实施例1的CS驱动器的各种信号的波形的时序图。图6是表示用CMOS构成的以往的CS驱动器的结构的电路图。图7是表示P沟道型构成图4的CS驱动器的情况下的CS驱动器的结构的电路图。图8是表示图7的CS驱动器的各种信号的波形的时序图。图9是表示分开配置图1的液晶显示装置的栅极驱动器和CS驱动器的情况下的 液晶显示装置的结构的框图。图10是表示在图9所示出的液晶显示装置中在栅极驱动器与CS驱动器之间设置 缓冲器的情况下的结构的框图。图11是表示实施例2的CS驱动器的结构的电路图。图12是表示实施例3的CS驱动器的结构的电路图。图13是表示实施例3的CS驱动器的各种信号的波形的时序图。图14是表示用于说明实施例3的CS驱动器的原理的各种信号的波形的时序图。图15是示意性地表示实施例3的CS驱动器的升压电路与转发开关电路的关系的 电路图。图16是表示实施例4的CS驱动器的结构的电路图。图17是表示实施例4的CS驱动器的各种信号的波形的时序图。图18是表示在实施例4的CS驱动器中在时钟CKB线与刷新电路之间设置晶体管 的情况下的结构的电路图。图19是表示实施例5的CS驱动器的结构的电路图。图20是表示实施例5的CS驱动器的各种信号的波形的时序图。图21是表示实施例5的其它的CS驱动器的结构的电路图。
图22是表示图21所示出的CS驱动器的各种信号的波形的时序图。图23是在本实施方式的CS驱动器中读入信号LAOn作为CMIB的结构的情况下的 电路图。图24是表示进行CC驱动的以往的液晶显示装置的结构的框图。图25是表示以往的CC驱动中的各种信号的波形的时序图。图26是表示具备了一般的栅极/CS驱动电路的液晶显示装置的概要结构的框图。图27是表示图26所示出的栅极/CS驱动器的各种信号的波形的时序图。附图标记说明1 液晶显示装置(显示装置)；10 液晶显示面板(显示面板)；11 源极总线(数 据信号线)；12:栅极线(扫描信号线)；13:TFT (开关元件)；14:像素电极；15 :CS总线(电 容耦合配线)；20 源极驱动器(数据信号线驱动电路)；30 栅极驱动器(扫描信号线驱动 电路)；40 :CS驱动器(电容耦合配线驱动电路)；41 存储电路；42 转发开关电路(转发 电路)；43:模拟开关电路(开关电路)；44、45:稳定化电路；46:升压电路；47:刷新电路； 48 转发时钟升压电路(时钟升压电路)；41a 晶体管(第1晶体管)；41b 晶体管(第2 晶体管)；42a 晶体管(第3晶体管)；42b 晶体管(第4晶体管)；43a 晶体管(第5晶 体管)；43b 晶体管(第6晶体管)；462a 晶体管(第7晶体管)；462b 晶体管(第8晶 体管)；471a:晶体管(第9晶体管)；473a:晶体管(第10晶体管)；471b 晶体管(第11 晶体管)；473b:晶体管(第12晶体管)；44a:晶体管(第13晶体管)；44b:晶体管(第14 晶体管)；48a:晶体管(第15晶体管)；41c:电容器(第1电容元件)；41d:电容器(第2 电容元件)；461a 电容器(第3电容元件)；461b 电容器(第4电容元件)；472a 电容器 (第5电容元件)；472b 电容器(第6电容元件)；48b 电容器(第7电容元件)；474 晶 体管(电容减低开关电路)。
具体实施例方式基于图1至图23如下说明本发明的一个实施方式。首先，基于图1和图2说明与本发明的显示装置相当的液晶显示装置1的结构。此 外，图1是表示液晶显示装置1的整体结构的框图，图2是表示液晶显示装置1的像素的电 结构的等效电路图。液晶显示装置1具备分别与本发明的显示面板、数据信号线驱动电路、扫描信号 线驱动电路以及电容耦合配线驱动电路相当的有源矩阵型的液晶显示面板10、源极驱动器 20以及含有栅极驱动器30和CS驱动器40的栅极/CS驱动器50。另外，在液晶显示装置 1中含有控制栅极驱动器30和CS驱动器40的控制电路(未图示)。液晶显示面板10是在未图示的有源矩阵基板与对置基板之间夹持液晶而构成 的，具有排列成矩阵状的多个像素P(图2)。并且，液晶显示面板10在有源矩阵基板上具备分别与本发明的数据信号线、扫描 信号线、开关元件、像素电极以及电容耦合配线相当的源极总线11、栅极线12、薄膜晶体管 (Thin Film Transistor ；下面称为“TFT”)13、像素电极14以及CS总线15，在对置电极上 具备对置电极18。源极总线11在各列中各形成一条，使其在列方向(纵方向)上相互平行，栅极线12在各行中各形成一条，使其在行方向(横方向)上相互平行。与源极总线11和栅极线 12的各交点对应地分别形成TFT 13和像素电极14，TFT 13的源极电极s被连接到源极总 线11，栅极电极g被连接到栅极线12，漏极电极d被连接到像素电极14。另外，像素电极 14在与对置电极18之间隔着液晶形成液晶电容17。由此，利用供给到栅极线12的栅极信号(扫描信号)导通TFT13的栅极，把来自 源极总线11的源极信号(数据信号)写入像素电极14，将像素电极14设定为与上述源极 信号对应的电位，对与对置电极18之间的液晶施加与上述源极信号对应的电压，由此能够 实现与上述源极信号对应的灰度级显示。CS总线15在各列中各形成一条，使其在行方向(横方向)上相互平行，与栅极线 12成对地配置。该各CS总线15分别与配置在各行的像素电极14电容耦合，在与各像素电 极14之间形成保持电容(也称为“辅助电容”)16。上述结构的液晶显示面板10由源极驱动器20、栅极驱动器30、CS驱动器40以及 控制它们的控制电路驱动。在本实施方式中，在周期性循环的垂直扫描期间的激活期间(有效扫描期间)，顺 序地分配各行的水平扫描期间，顺序地扫描各行。为此，栅极驱动器30把用于导通TFT 13的栅极信号与各行的水平扫描期间同步 地对该行的栅极线12顺序地输出。另外，源极驱动器20对各源极总线11输出源极信号。该源极信号是把从液晶显示 装置1的外部通过控制电路对源极驱动器20供给的视频信号在源极驱动器20中分配给各 列，实施升压等所得的信号。另外，为了进行所谓的线反转驱动，源极驱动器20与各行的水 平扫描期间同步来反转所输出的源极信号的极性，并且在同一行的相邻的水平扫描期间发 生逆转。例如，在第1行的水平扫描期间和第2行的水平扫描期间，源极信号的极性反转， 另外，在第1帧的第1行的水平扫描期间和第2帧的第1行的水平扫描期间，源极信号的极 性发生逆转。此外，在本实施方式中，为了说明上的方便，以线反转驱动方式为例进行说明， 但是本发明不限于此，例如能够应用于帧反转驱动方式、2H反转驱动方式等各种驱动方式。CS驱动器40对各CS总线15输出与本发明的电位移位信号相当的CS信号。该 CS信号在2个值之间切换电位(上升、或者下降)，与各行的水平扫描期间(1H)结束时进 行同步，即在各行的TFT 13从导通切换成截止的时刻，把该行的CS总线15的电位从一方 的值切换为另一方的值。此外，在本实施方式中，为了说明上的方便，说明电位移位信号(CS 信号)在2个值之间(H/L电平)之间切换电位的情况，但是本发明不限于此，例如能够应 用于以微小振幅和在3个值之间切换的结构。另外，只要上述切换的定时在各行的水平扫 描期间以后即可，也可以相对于各行的水平扫描期间的结束时有延迟。由此，CS驱动器40 在水平扫描期间以后的时刻使像素电极14的电位发生移位。此外，在图1中，标记部件号 码“40’”来表示设置在各行的CS驱动器，CS驱动器40由各行的C S驱动器40’构成。控制电路通过控制上述的栅极驱动器30、源极驱动器20以及CS驱动器40，从这 些电路输出栅极信号、源极信号以及CS信号。本发明在由上述各构件构成的液晶显示装置1中、特别是在CS驱动器40中具有 特征，概要地说，本发明的CS驱动器40基于该行的栅极信号(扫描信号线驱动器电路的输 出信号)，生成并输出该行的CS信号。S卩，设置在第n行的CS驱动器读入输出到第n行的栅极驱动器的栅极信号，向第n行的CS总线15输出CS信号。下面，详细说明该CS驱动器 40。此外，下面所示出的实施例1是仅具备上述特征点的结构，下面的实施例2 5分别至 少包括实施例1的结构，还添加了新的结构。(实施例1)图3是表示实施例1的CS驱动器40’的概要结构的框图，图4是表示其详细结构 的电路图，图5是表示CS驱动器40’的各种信号的波形的时序图。下面以第n行的C S驱动器40’为例进行说明。此外，与图26相同，分别以Gn和 GSn表示第n行的栅极驱动器30和CS驱动器40’，以(n+1)行表示第n行的下一个扫描方 向(图1中的纵方向)的行(线)，以(n-1)行表示作为与此相反的方向的第n行的前一 行。图5所示出的各种信号也与图27相同。第n行的栅极驱动器Gn在其内部具备移 位寄存器(未图示)，SR0n表示从该移位寄存器输出的信号，GLn表示向第n行的栅极线输 出的信号(栅极信号)。此外，GLn是SROn通过缓冲器输出的信号，波形与SROn的电位电 平变化相同。CK和CKB是表示分别从控制电路输出的规定移位寄存器的动作定时的栅极时 钟GCK1和GCK2的信号，被输入到各行的栅极驱动器30。此外，从CK的上升沿起到CKB的 上升沿为止的期间和从CKB的上升沿起到CK的上升沿为止的期间分别是一个水平扫描期 间(1H)。如图1所示，对CS驱动器40’分别输入从第n行的栅极驱动器Gn输出的栅极信 号GLn、从控制电路输出的栅极时钟CKB、极性信号CMI (第1输入信号)以及CMIB (第2输 入信号)。然后，基于这些信号，对第n行的CS总线输出决定了电位电平(L电平/H电平) 的CS信号CSOUTn。如图3和图4所示，CS驱动器40，具备存储电路41、转发开关电路42 (转发电路) 以及模拟开关电路43 (开关电路)。存储电路41含有作为开关元件的晶体管41a和41b (第 1晶体管和第2晶体管)、电容器41c和41d (第1电容元件和第2电容元件)，转发开关电 路42含有作为转发开关的晶体管42a和42b (第3晶体管和第4晶体管)，模拟开关电路43 含有晶体管43a和43b (第5晶体管和第6晶体管)。各个晶体管由N沟道型M0S晶体管 构成，CS驱动器40’被构成为单沟道(N沟道)的驱动电路。此外，也可以如后面的说明所 示(图7)，各个晶体管由P沟道型M0S晶体管构成，CS驱动器40’被构成为P沟道的驱动 电路。此外，在本实施例中，存储电路41具备电容器41c和41d，但是在晶体管41a和41b 的寄生电容很大的情况下，也可以省略该电容器41c和41d，后面的实施例也相同。如图4所示，CS驱动器40’输入第n行的栅极信号GLn、极性信号CMI和CMIB以 及时钟CKB，通过存储电路41、转发开关电路42以及模拟开关电路43输出CS信号CSOUTn。在此，利用图1、图4以及图5具体地说明到输出CS信号C SOUTn为止的CS驱动 器40’的动作。此外，在下面，主要说明输出正极性的CS信号的情况，即输入CMI的正极性 时的动作。首先，第n行的栅极驱动器Gn接收从第(n_l)行的栅极驱动器Gn_l的移位寄存 器输出的信号SROn-1，向栅极线12输出用于导通第n行的TFT的栅极信号GLn。同时，该 栅极信号GLn被输入到第n行的CS驱动器CSn。此外，从栅极驱动器Gn的移位寄存器输出 的信号SROn被输入到下一行((n+1)行)的栅极驱动器Gn+1。
从栅极驱动器Gn接收栅极信号GLn的CS驱动器GSn的存储电路41基于GLn读 入极性信号CMI。具体地说，当栅极信号GLn的电位电平从低电平(L电平第1电位电平) 变化成高电平(H电平第2电位电平)，即晶体管41a变成导通时，转发极性信号CMI，将 其从存储电路41输出作为信号LAn (第1信号)，并且在电容器41c中蓄积(存储)电荷。 即，如图5所示，在栅极信号GLn是H电平(晶体管41a导通)的期间输出极性信号CMI， 因此信号LAn变成H电平。然后，当栅极信号GLOn的电位电平从H电平变化成L电平，即 晶体管41a从导通切换成截止时，晶体管41a被截止，极性信号CMI不会被输出。因此，利 用蓄积了电荷的电容器41c，信号LAn保持晶体管41a截止时的电位电平(H电平)。信号 LAn保持该状态(H电平)直到下次栅极信号GLn的电位电平从H电平变化成L电平为止， 即一个垂直扫描期间(IV)。然后经过IV后，当栅极信号GLn的电位电平从L电平变化成H电平时，转发和输 出极性信号CMI，因此信号LAn从H电平切换成L电平。并且，在一个垂直扫描期间(IV)保 持该状态(低电平)。以后重复上述的处理。由上述动作从存储电路41输出的信号LAn被输入到转发开关电路42的晶体管 42a，被赋予一个水平扫描期间(1H)的转发期间之后，作为信号LAOn(第2信号)被输出。 具体地说，对晶体管42a输入控制晶体管42a的导通/截止的时钟CKB，在CKB的上升沿的 定时使晶体管42a导通，输出信号LAn作为信号LAOn。在此，如上所述，从存储电路41输出 的信号LAn是基于栅极信号GLn而生成的，因此与时钟信号CK的定时同步输出。另外，从 CK的上升沿到CKB的上升沿为止的期间被规定为1H。因此，在CK的上升沿的定时输出的 信号LAn在时钟CKB的上升沿的定时即经过1H后作为信号LAOn输出。由此，从转发开关电路42输出的信号LAOn被输入到模拟开关电路43的晶体管 43a。对模拟开关电路43输入正极性的公共电压VCSH和负极性的公共电压VCSL，由信号 LAOn控制晶体管43a的导通/截止。由此，晶体管43a在信号LAOn的上升沿的定时(H电 平)导通，在H电平之间输出VCSH作为CS信号CSOUTn。在此，在晶体管41a和41b导通的定时，极性信号CMI和CMIB极性相互逆转，因此 从存储电路41输出的各个信号LAn和LABn的电位电平(H/L电平)相互是不同的。从转 发开关电路42输出的各个信号LAOn和LABOn也同样，电位电平(H/L电平)相互不同。由 此，如图5所示，在一方是H电平的情况下，另一方输出L电平。由此，能够按帧输出电位电 平逆转的CS信号。如上所述，本发明的CS驱动器40基于该行(n行)的栅极信号GLn，输出CS信号 CSOUTn,由此实现CC驱动。由此，不需要如以往的那样，用于选择相邻行的开关(图26的 UDSW)和与其相伴的配线，因此能够简化CS驱动器40的电路结构。在此，本发明的CS驱动器40也能够应用于如图6所示的CMOS的电路结构。在 CMOS的电路结构中，也不需要以往的UDSW，因此能够发挥相同的效果。其中，若考虑制造成 本，优选单沟道的电路结构。根据单沟道的电路结构，与CMOS的电路结构相比，能够削减掩 模工序等，削减制造工序，能够提高生产效率。由此，能够得到实现制造成本的削减等有利 的效果。另外，如上所述，CS驱动器40’也可以构成为P沟道的驱动电路。图7表示以P 沟道型构成图4的CS驱动器40’的例子，图8是该CS驱动器的各种信号的波形的时序图。
20用于将N沟道型置换成P沟道型的具体的方法能够应用以往的一般的技术，因此省略其说 明。另外，在本实施方式中，输入到CS驱动器40的信号设为从栅极驱动器30输出的 栅极信号GLn，但是不限于此。例如，如上所述，在栅极驱动器30和CS驱动器40 —体地构 成栅极/CS驱动器50的情况下，输入到CS驱动器40的信号也可以是栅极驱动器30内部 的信号，具体地说是从移位寄存器输出的信号SROn。利用该结构，也能够得到与输入栅极信 号的结构相同的效果。此外，栅极驱动器30和CS驱动器40 —体地构成栅极/CS驱动器，但是不限于此， 如图9所示，也可以分开配置。如该图所示，将栅极驱动器30和CS驱动器40配置在显示 面板10的两侧，由此能够抑制液晶显示装置1的外形大小。此外，分开配置该两驱动器30 和40的结构需要从控制电路向各个驱动器30和40分开输入栅极时钟GCK1和GCK2，因此 配线变得复杂了。因此，配线的负载造成波形的不整齐，对各驱动器30和40的动作定时造 成坏影响。因此，如图10所示，为了减轻波形的不整齐，优选在两驱动器30和40之间设置 缓冲器。由此，能够补偿两驱动器30和40之间的处理速度、转发速度的差，因此能够减轻 波形的不整齐。下面说明用于使CS驱动器40的动作更稳定、实现液晶显示装置1的CC驱动的稳 定化的结构。(实施例2)图11是表示实施例2的CS驱动器40’的结构的电路图。实施例2的CS驱动器 40，在实施例1的CS驱动器40’中还具备电位稳定化电路44和45。如图5所示，在CS驱动器40’中，信号LAn和LABn的电位电平(H/L电平)是相 互不同的，信号LAOn和LABOn也同样，电位电平(H/L电平)是相互不同的。例如，在信号 LAn和LAOn是H电平的情况下，信号LABn和LABOn变成L电平。为了输出稳定的CS信号， 优选使该电位电平的关系稳定，但是各个信号存在处于悬浮的状态的期间，因此易于受到 噪音的影响的电位电平可能会发生变动。因此，在本实施例2中，为了是该电位电平稳定， 设有电位稳定化电路44和45。如图11所示，电位稳定化电路44和45分别悬挂地设置晶体管44a和44b (第13 晶体管和第14的晶体管)、晶体管45a和45b而构成。由此，例如，在信号LAn的电位电平 是H电平(第2电位电平)的情况下，晶体管44b导通，由此信号LABn变成基准电压(VSS)， 被固定在L电平(第1电位电平)。信号LA0也相同，在电位电平是H电平的情况下，晶体 管45b导通，由此，信号LAOBn变成基准电压(VSS)，被固定在L电平(第1电位电平)。由 此，当一方信号的电位电平是H电平时，另一方信号的电位电平被固定在基准电压VSS(L电 平)，因此能够稳定L电平的电位。由此，能够至少固定一方的电位(L电平)，因此能够输 出稳定的CS信号。(实施例3)图12是表示实施例3的CS驱动器40’的结构的电路图，图13是表示该CS驱动 器40’的各种信号的波形的时序图。本实施例3在实施例2的CS驱动器40’中还具备升 压电路46 (46a和46b)。更详细地说，如图4和图14的信号LAn所示，在实施例1和2的CS驱动器40’中，晶体管41a导通并读入CMI的H电平，此时由于晶体管的写入特性，下降阈值电压(Vth)的 量(下面称为“阈值降”)。并且，由于在CKB的上升沿的定时转发开关电路42的晶体管42a 导通时的电容器41c (图4)的电容与模拟开关电路43的晶体管43a(图4)的负载电容的 电荷分配性，导致发生阈值降的信号LAn产生电压下降。图14的信号LAOn表示信号LAn 受到了经过IH后所转发的电压下降的影响的状态。由于受到这种电压下降，不能对模拟开关电路43供给稳定的电位，结果是有损CS 信号的输出的稳定化。作为克服这种缺陷的方法，例如可以考虑事先增大存储电路41的电 容器41c和41d的容量的方法。然而，有可能带来电路的大型化和成本的增加，不能说是最 好的方法。因此，作为更为合适的方法，在本实施例3的CS驱动器40’中具备升 压电路46。 升压电路46a含有提升存储电路41的输出信号LAn的电位的电容器461a(第3电容元件) 和利用提升了电位电平的信号LAn控制导通/截止并且被供给规定的电压(VDD)作为输入 数据的晶体管462a (第7晶体管)。此外，升压电路46b也同样含有电容器461b (第4电容 元件)和晶体管462b (第8晶体管)。如图12所示，该升压电路46被设置在转发开关电路42之前，并且被设置成数据 线(存储电路41的输出线)与转发开关电路42的输出线不直接连接，即成为栅极连接。 图15是示意性地表示升压电路46与转发开关电路42的关系的电路图。如该图所示，与存 储电路41的输出信号LAn相当的存储数据作为控制晶体管462a的导通/截止的信号而输 入，不会作为转发数据而输出。由此，能够防止由电荷的分配性而导致的上述电压下降。利用图12和图13的时序图说明实施例3的CS驱动器40’的动作。此外，对于与 实施例1和2相同的动作的部分省略其说明。首先，通过使晶体管41a导通而输出的信号LAn，在读入CMI的H电平(第2电位 电平)时，由于晶体管41a的写入特性而下降阈值电压(Vth)的量。信号LAn被输入到升 压电路46a，在时钟CKB的上升沿的定时电位电平被提升(在本实施方式中，是用N沟道型 的MOS晶体管构成的，因此第3电位电平>第2电位电平)。由此，信号LAn与CKB的周期 同步，每隔IH电位电平被提升。由此，利用CKB的振幅信号，LAn被从第2电位电平提升至 第3电位电平。然后，信号LAn作为晶体管462a的导通/截止用的栅极信号而输入。信号Xn是 升压电路46a的输出信号。若信号LAn的最初的上升沿即发生阈值降的电压被施加到晶体 管462a，则输出从规定的电压(VDD ；第2电位电平)又发生了阈值降的信号Xn。其后，若 在CKB的上升沿的定时，提升了电位电平的信号LAn被供给到晶体管462a，则输出维持VDD 的电位的信号Xn。由此，升压电路46a的输出信号Xn能够每隔IH保持VDD的电位电平。然后，信号Xn被输入到转发开关电路42，在经过IH后，作为每隔IH从VDD发生了 阈值降的信号LAOn而输出，输入到模拟开关电路43。如上所述，在实施例3中，与实施例1和2的结构(图14的信号LAOn)相比，能够 减小信号LAOn从VDD的电压降低量。因此，能够输出稳定的CS信号。(实施例4)图16是表示实施例4的CS驱动器40’的结构的电路图。图17是表示该CS驱动 器40’的各种信号的波形的时序图。本实施例4在实施例3的CS驱动器40’中还具备刷新电路47 (47a和47b)。实施例1 3的CS驱动器40’的结构是在存储电路41中在IV之间保持信号LAn 的电位电平。在信号的转发路径中必然地会产生泄漏电流，有随着期间的经过电位电平降 低的倾向。信号LAn的电位电平由于该泄漏电流的影响逐渐变低，在IV的开始时和结束时 电位电平是不同的。因此，妨碍了稳定的电压的供给，其结果是有损CS信号的稳定的输出。 该现象在上述的实施例1 3的任一结构中都会发生。作为其一个例子，图13的信号LAn 表示由于上述泄漏电流而导致的电压降低(图13的信号LAn的虚线框)。如该信号LAn所 示，电位电平呈现随着时间的经过而降低的样子。
因此，在本实施例4的CS驱动器40’中，为了减低由于上述泄流电流而导致的电 压降低，具备刷新电路47。刷新电路47a含有利用存储电路41的输出信号LAn控制导通/ 截止并且输入规定的电压(VDD)作为输入数据的晶体管471a(第9晶体管)、提升晶体管 471a的输出信号的电位电平的电容器472a(第5电容元件)以及利用提升了电位电平的信 号控制导通/截止并且输入规定电压(VDD)作为输入数据的晶体管473a(第10晶体管)。 刷新电路47b同样含有晶体管471b (第11晶体管)、电容器472b (第6电容元件)以及晶 体管473b (第12晶体管)。如图16所示，该刷新电路47被设置在转发开关电路42之前。利用图16和图17的时序图，说明实施例4的CS驱动器40 ’的动作。此外，对于 与实施例1 3的相同动作的部分省略了其说明。首先，在通过晶体管41a导通而输出的信号LAn读入CMI的H电平时，由于晶体管 41a的写入特性而下降阈值电压(Vth)的量(信号LAn的波形⑴)。该信号被输入到刷新 电路47a，由于晶体管471a而再次发生阈值降(信号LA’ η的波形(ii))，之后在CKB的上 升沿的定时电位电平被提升(信号LA’n的波形(iii))。提升了电位电平的信号作为信号 LA'n从刷新电路47a输出。同时，该提升了电位电平的信号使晶体管473a导通，规定的电 压(VDD)被充电到电容器41c (信号LAn的波形(iv))。此外，CKB具有比VDD的电位电平 (第2电位电平)大的电位电平(第3电位电平)。向该电容器41c充电的动作与CKB的动作定时同步，因此每隔IH并且在CKB的H 电平的期间进行。其结果是信号LAn的电位电平每隔IH被提升到VDD。然后，以VDD的电位电平输出的信号LAn在CKB的下降到下一个上升沿为止的期 间保持电位电平(信号LAn的波形(ν))。该期间输出的信号LA’ η由于晶体管471a而发 生阈值降(信号LA’n的波形(vi))。并且，当下次CKB上升时，信号LA’n再一次被提升电 位电平，由此，规定的电压(VDD)被充电到电容器41c。以后重复上述的处理。然后，信号LA’n作为实施例3的图12的升压电路46a的晶体管462a的导通/截 止信号而输入。根据本实施例4的结构，能够每隔IH向电容器41c充入电荷，并且使信号LAn的 电位电平提升到比VDD大的电位电平，因此能够从IV缩短保持电位电平的期间。由此，能 够减低由于泄漏电流而导致的电压降低，因此能够在1V(1帧)之间维持稳定的电位电平， 能够更为稳定地输出CS信号。此外，在本实施方式中时钟信号是2相输入，因此刷新电路47a每隔IH提升电位 电平，但是时钟信号以例如3相、4相或者其以上输入的情况下，电位电平每隔IH以上被提升。此外，在本实施例4的刷新电路47中，有电容负载(例如200fF)，因此在所有行中 设置该刷新电路47的情况下，相对于时钟CKB成为较大的负载。因此，如图18所示，优选 在时钟CKB线与刷新电路47之间设置作为电容减低开关电路474的晶体管474a和474b。 由此，时钟CKB线与电容器472b不会直接连接。因此，当向晶体管474a输入的信号是L电 平时，晶体管474a变成截止，因此能够将时钟CKB线从电容器472b切离。由此，降低时钟 负载。(实施例5)图19是表示实施例5的CS驱动器40’的结构的电路图，图20是表示该CS驱动 器40’的各种信号的波形的时序图。本实施例5是在实施例4的CS驱动器40’中还具备 转发时钟升压电路48 (时钟升压电路)。在实施例1 4的CS驱动器40’中，由于转发开关电路42的晶体管42a的写入 特性，产生阈值降。具体地说，例如如图17的信号LAOn的波形所示，当晶体管42a(图16) 导通并读入信号Xn的VDD时，由于晶体管的写入特性而减低阈值电压(Vth)的量。由此， 不能对模拟开关电路43供给稳定的电位，结果是有损C S信号的输出的稳定化。因此，在本实施例5的CS驱动器40’中，为了防止转发开关电路42的阈值降，具 备转发时钟升压电路48。转发时钟升压电路48含有利用时钟CK控制导通/截止并且被供 给基准电压(VSS)作为输入数据的晶体管48a(第15的晶体管)和利用时钟CKB提升晶体 管48a的输出信号的电位电平的电容器48b (第7电容元件)。如图19所示，该转发时钟升压电路48被设置在转发开关电路42之前，以利用转 发时钟升压电路48的输出信号导通/截止转发开关电路42的晶体管42a。下面说明转发 时钟升压电路48的具体的动作例。在此，时钟CK和CKB具有-5V +IOV的15V的振幅， 基准电压(VSS)设为0V，规定的电压(VDD)设为10V。首先，当CK上升(晶体管48a导通)时，基准电压(VSS)被写入到电容器48b，变 成0V。然后，当CK下降(晶体管48a截止)时，在CKB的上升沿的定时，输出CKB的振幅 15V(信号CKB’)。并且，15V的CKB’被输入到晶体管42a。由此，能够用比作为向晶体管 42a输入的数据的信号Xn(图17的Xn =VDD(IOV))大的电压(CKB’ :15V)使晶体管42a导 通，因此VDD (IOV)不会发生阈值降而从转发开关电路42作为信号LAOn输出。上述转发时钟升压电路48的输出信号在图20的时序图中表示为信号CKB’。如 该图所示，CKB'在CKB的上升沿的定时被提升到超出VDD(10V:第2电位电平)的电压 (15V 第3电位电平)。由此，转发开关电路42的输出信号LAOn能够不发生阈值降而保持 VDD(IOV)的电位。该动作与CKB的定时同步，由此，每隔IH进行电位的提升，因此能够稳定 信号LAOn的电位。因此，能够向模拟开关电路43输入稳定的电位信号，因此能够实现CS 信号的输出的稳定化。此外，上述转发时钟升压电路48也可以应用于存储电路41的晶体管41a和41b。 图21是表示实施例5的其它的CS驱动器40’的结构的电路图，图22是表示该CS驱动器 40’的各种信号的波形的时序图 。在此的转发时钟升压电路48含有利用时钟CK控制导通/截止并且作为输入数据 被供给基准电压(VSS)的晶体管48a和利用栅极信号GLn提升晶体管48a的输出信号的电位电平的电容器48b。此外，在此，时钟CK和栅极信号GLn也具有-5V +IOV的15V的振幅，设基准电压(VSS)为0V，设CMI的电位为10V。上述转发时钟升压电路48的输出信号在图22的时序图中表示为信号GLOn。如该 图所示，信号GLOn在CK的上升沿的定时被提升到超出VDD (IOV)的电压(15V)。并且，能够 用比作为向晶体管41a输入的数据的信号CMI(IOV)大的电压(GLOn :15V)来使晶体管41a 导通，因此CMI(IOV)不发生阈值降而作为信号LAn输出(图22的以虚线包围的部分)。由 此，能够使以后的动作稳定。上面示出的各实施例能够以各种方案组合来构成，例如实施例2 5的结构也可 以分别仅与实施例1的结构相组合。在此，如上所述，在晶体管41a和41b导通的定时，极性信号CMI和CMIB相互极性 逆转，因此从转发开关电路42输出的各个信号LAOn和LABOn电位电平(H/L电平)相互不 同。由此，在一方是H电平的情况下，另一方输出L电平。由此，逐帧输出电位电平逆转的 CS信号。在这种结构中，例如，为了生成H电平的CS信号，在H电平的CMI被输入到CS驱 动器40’的时刻，输入到模拟开关电路43的晶体管43a的信号LAOn变成低电平。并且，为 了生成下一个L电平的CS信号，需要L电平的极性信号(CMIB)。因此，如图23所示，也可 以是读入信号LAOn作为CMIB的结构。由此，能够逐帧交替地输入H/L电平。并且，能够削 减来自控制电路的CMIB的信号配线，能够实现电路结构的简化。此外，CS驱动器内的各开关元件能够由D锁存电路构成。另外，作为从本发明的CS驱动器所利用的栅极驱动器输出的信号，可以是上述的 栅极信号，也可以是从栅极驱动器的移位寄存器输出的给其它级(例如下一级)的置位信 号。如上所述，本发明的显示驱动电路和显示驱动方法如下上述电容耦合配线驱动 电路基于从上述扫描信号线驱动电路输出的该行的输出信号，输出该行的电位移位信号。在上述结构和方法中，发挥能够克服上述“发明内容”栏中叙述的电路结构复杂化 的问题，利用简单的结构进行CC驱动的效果。用于说明发明的详细的内容的具体实施方式
或者实施例归根到底是用于说明本 发明的技术内容的，不应该限定于这种具体例而被狭义地解释，在本发明的精神和所记载 的权利要求的范围内，能够进行各种变更实施。工业实用性本发明能够尤其适用于有源矩阵型液晶显示装置的驱动。
权利要求
一种显示驱动电路，是用于驱动显示面板、进行与像素电极的电位对应的灰度级显示的显示驱动电路，所述显示面板具备多个行，所述行含有扫描信号线、由该扫描信号线导通/截止的开关元件、连接到该开关元件的一端的像素电极以及与该像素电极电容耦合的电容耦合配线，并且所述显示面板具备连接到上述各行的开关元件的另一端的数据信号线，所述显示驱动电路的特征在于具备扫描信号线驱动电路，其驱动上述扫描信号线；数据信号线驱动电路，其输出与视频信号对应的数据信号；以及电容耦合配线驱动电路，其输出向根据上述数据信号的极性决定的方向切换电位的电位移位信号，上述电容耦合配线驱动电路基于从上述扫描信号线驱动电路输出的该行的输出信号，输出该行的电位移位信号。
2.根据权利要求1所述的显示驱动电路，其特征在于上述电容耦合配线驱动电路在从上述扫描信号线驱动电路输出上述输出信号起经过 至少一个水平扫描期间之后，输出上述电位移位信号。
3.根据权利要求2所述的显示驱动电路，其特征在于上述电容耦合配线驱动电路具备转发电路，所述转发电路用于把从上述扫描信号线驱 动电路输出上述输出信号起到输出上述电位移位信号为止的期间设为至少一个水平扫描 期间。
4.根据权利要求3所述的显示驱动电路，其特征在于 上述电容耦合配线驱动电路具备存储电路，其存储与从上述扫描信号线驱动电路输出的上述输出信号的电位电平的变 化对应的第1信号并且将其输出到上述转发电路；上述转发电路，其对从上述存储电路输出的上述第1信号赋予至少一个水平扫描期间 的转发期间并将其作为第2信号输出；以及开关电路，其基于从上述转发电路输出的上述第2信号的电位电平来生成上述电位移 位信号。
5.根据权利要求4所述的显示驱动电路，其特征在于 上述存储电路具备第1晶体管，其第1电极被输入第1输入信号，控制电极被输入上述扫描信号线驱动电 路的输出信号；第1电容元件，其连接在上述第1晶体管的第2电极和被供给基准电压的基准电源线 之间；第2晶体管，其第1电极被输入第2输入信号，控制电极连接到上述第1晶体管的控制 电极；以及第2电容元件，其连接在上述第2晶体管的第2电极和被供给基准电压的基准电源线 之间，上述转发电路具备第3晶体管，其第1电极连接到上述第1晶体管的第2电极，控制电极被输入时钟信号；和第4晶体管，其第1电极连接到上述第2晶体管的第2电极，控制电极被输入上述时钟 信号，上述开关电路具备第5晶体管，其控制电极连接到上述第3晶体管的第2电极，第1电极连接到输出端子， 第2电极被输入第1电源电压；和第6晶体管，其控制电极连接到上述第4晶体管的第2电极，第1电极连接到输出端子， 第2电极被输入第2电源电压。
6.根据权利要求5所述的显示驱动电路，其特征在于上述电容耦合配线驱动电路，在上述扫描信号线驱动电路的输出信号从第1电位电平变化为作为使晶体管导通的 电位电平的第2电位电平的时刻，使上述第1信号的电位电平从上述第1电位电平变化为 上述第2电位电平，在上述时钟信号的电位电平发生变化、上述第3晶体管导通之后，输出上述第1信号作 为上述第2信号，在上述第2信号从上述第1电位电平变化为上述第2电位电平的时刻，输出上述第1 电源电压的电位电平的信号作为上述电位移位信号。
7.根据权利要求5所述的显示驱动电路，其特征在于上述电容耦合配线驱动电路，在上述扫描信号线驱动电路的输出信号从第1电位电平变化为作为使晶体管导通的 电位电平的第2电位电平的时刻，使上述第1信号的电位电平从上述第2电位电平变化为 上述第1电位电平，在上述时钟信号的电位电平发生变化、上述第4晶体管导通之后，输出上述第1信号作 为上述第2信号，在上述第2信号从上述第1电位电平变化为上述第2电位电平的时刻，输出上述第2 电源电压的电位电平的信号作为上述电位移位信号。
8.根据权利要求4所述的显示驱动电路，其特征在于上述电容耦合配线驱动电路还具备升压电路，所述升压电路提升从上述存储电路输出 的上述第1信号的电位电平，并且把提升了电位电平的该第1信号输入到上述转发电路。
9.根据权利要求8所述的显示驱动电路，其特征在于上述存储电路具备第1晶体管，其第1电极被输入第1输入信号，控制电极被输入上述扫描信号线驱动电 路的输出信号；第1电容元件，其连接在上述第1晶体管的第2电极和被供给基准电压的基准电源线 之间；第2晶体管，其第1电极被输入第2输入信号，控制电极连接到上述第1晶体管的控制 电极；以及第2电容元件，其连接在上述第2晶体管的第2电极和被供给基准电压的基准电源线 之间，上述升压电路具备第7晶体管，其第1电极被输入具有作为使晶体管导通的电位电平的第2电位电平的 规定电压，控制电极连接到上述第1晶体管的第2电极；第3电容元件，其连接在上述第7晶体管的上述控制电极和被供给时钟信号的时钟信 号线之间；第8晶体管，其第1电极被输入具有上述第2电位电平的规定电压，控制电极连接到上 述第2晶体管的第2电极；以及第4电容元件，其连接在上述第8晶体管的上述控制电极和被供给上述时钟信号的时 钟信号线之间，上述转发电路具备第3晶体管，其第1电极连接到上述第7晶体管的第2电极，控制电极被输入上述时钟 信号；和第4晶体管，其第1电极连接到上述第8晶体管的第2电极，控制电极被输入上述时钟 信号，上述开关电路具备第5晶体管，其控制电极连接到上述第3晶体管的第2电极，第1电极连接到输出端子， 第2电极被输入第1电源电压；和第6晶体管，其控制电极连接到上述第4晶体管的第2电极，第1电极连接到输出端子， 第2电极被输入第2电源电压。
10.根据权利要求4所述的显示驱动电路，其特征在于上述电容耦合配线驱动电路还具备刷新电路，所述刷新电路每隔一个水平扫描期间以 上提升从上述存储电路输出的上述第1信号的电位电平，并且在未进行提升的期间，保持 上述第1信号的电位电平。
11.根据权利要求10所述的显示驱动电路，其特征在于 上述存储电路具备第1晶体管，其第1电极被输入第1输入信号，控制电极被输入上述扫描信号线驱动电 路的输出信号；第1电容元件，其连接在上述第1晶体管的第2电极和被供给基准电压的基准电源线 之间；第2晶体管，其第1电极被输入第2输入信号，控制电极连接到上述第1晶体管的控制 电极；以及第2电容元件，其连接在上述第2晶体管的第2电极和被供给基准电压的基准电源线 之间，上述刷新电路具备第9晶体管，其第1电极被输入具有作为使晶体管导通的电位电平的第2电位电平的 规定电压，控制电极连接到上述第1晶体管的第2电极；第5电容元件，其连接在上述第9晶体管的第2电极和被供给时钟信号的时钟信号线 之间；第10晶体管，其第1电极被输入具有上述第2电位电平的规定电压，控制电极连接到上述第9晶体管的第2电极，第2电极连接到上述第1晶体管的第2电极；第11晶体管，其第1电极被输入具有上述第2电位电平的规定电压，控制电极连接到 上述第2晶体管的第2电极；第6电容元件，其连接在上述第11晶体管的第2电极和被供给上述时钟信号的时钟信 号线之间；以及第12晶体管，其第1电极被输入具有上述第2电位电平的规定电压，控制电极连接到 上述第11晶体管的第2电极，第2电极连接到上述第1晶体管的第2电极， 上述转发电路具备第7晶体管，其控制电极连接到上述第10晶体管的控制电极，第1电极被输入具有上 述第2电位电平的规定电压；第3晶体管，其第1电极连接到上述第7晶体管的第2电极，控制电极被输入上述时钟信号；第8晶体管，其控制电极连接到上述第12晶体管的控制电极，第1电极被输入具有上 述第2电位电平的规定电压；以及第4晶体管，其第1电极连接到上述第8晶体管的第2电极，控制电极被输入上述时钟 信号，上述开关电路具备第5晶体管，其控制电极连接到上述第3晶体管的第2电极，第1电极连接到输出端子， 第2电极被输入第1电源电压；和第6晶体管，其控制电极连接到上述第4晶体管的第2电极，第1电极连接到输出端子， 第2电极被输入第2电源电压。
12.根据权利要求10或者11所述的显示驱动电路，其特征在于上述电容耦合配线驱动电路还具备用于减低上述刷新电路的电容负载的电容减低开 关电路。
13.根据权利要求12所述的显示驱动电路，其特征在于 上述存储电路具备第1晶体管，其第1电极被输入第1输入信号，控制电极被输入上述扫描信号线驱动电 路的输出信号；第1电容元件，其连接在上述第1晶体管的第2电极和被供给基准电压的基准电源线 之间；第2晶体管，其第1电极被输入第2输入信号，控制电极连接到上述第1晶体管的控制 电极；以及第2电容元件，其连接在上述第2晶体管的第2电极和被供给基准电压的基准电源线 之间，上述电容减低开关电路具备第16晶体管，其第1电极被输入时钟信号，控制电极连接到上述第1晶体管的第2电 极；和第17晶体管，其第1电极被输入上述时钟信号，控制电极连接到上述第2晶体管的第 2电极，上述刷新电路具备第9晶体管，其第1电极被输入具有上述第2电位电平的规定电压，第2电极通过第 5电容元件连接到上述第16晶体管的第2电极，控制电极连接到上述第1晶体管的第2电 极；第10晶体管，其第1电极被输入具有上述第2电位电平的规定电压，控制电极连接到 上述第9晶体管的第2电极，第2电极连接到上述第1晶体管的第2电极；第11晶体管，其第1电极被输入具有上述第2电位电平的规定电压，第2电极通过第 6电容元件连接到上述第17晶体管的第2电极，控制电极连接到上述第2晶体管的第2电 极；以及第12晶体管，其第1电极被输入具有上述第2电位电平的规定电压，控制电极连接到 上述第11晶体管的第2电极，第2电极连接到上述第2晶体管的第2电极， 上述转发电路具备第7晶体管，其控制电极连接到上述第10晶体管的控制电极，第1电极被输入具有上 述第2电位电平的规定电压；第3晶体管，其第1电极连接到上述第7晶体管的第2电极，控制电极被输入上述时钟信号；第8晶体管，其控制电极连接到上述第12晶体管的控制电极，第1电极被输入具有上 述第2电位电平的规定电压；以及第4晶体管，其第1电极连接到上述第8晶体管的第2电极，控制电极被输入上述时钟 信号，上述开关电路具备第5晶体管，其控制电极连接到上述第3晶体管的第2电极，第1电极连接到输出端子， 第2电极被输入第1电源电压；和第6晶体管，其控制电极连接到上述第4晶体管的第2电极，第1电极连接到输出端子， 第2电极被输入第2电源电压。
14.根据权利要求5 13中的任一项所述的显示驱动电路，其特征在于上述电容耦合配线驱动电路还具备用于固定上述第1信号和上述第2信号中的至少任 一方的第1电位电平的电位稳定化电路。
15.根据权利要求14所述的显示驱动电路，其特征在于 上述电位稳定化电路具备第13晶体管，其第1电极被输入与上述第1电位电平对应的基准电压，控制电极连接 到上述第2晶体管的第2电极，第2电极连接到上述第1晶体管的第2电极；和第14晶体管，其与上述第1晶体管并列地配置，其第1电极被输入基准电压，控制电极 连接到上述第1晶体管的第2电极，第2电极连接到上述第2晶体管的第2电极。
16.根据权利要求15所述的显示驱动电路，其特征在于 上述电位稳定化电路，在从上述第1晶体管输出的信号从第1电位电平变化为作为使晶体管导通的电位电平 的第2电位电平的时刻，将从上述第2晶体管输出的信号的电位电平固定于上述基准电压，另一方面，在从上述第2晶体管输出的信号从上述第1电位电平变化为上述第2电位电平的时 刻，将从上述第1晶体管输出的信号的电位电平固定于上述基准电压。
17.根据权利要求5 16中的任一项所述的显示驱动电路，其特征在于上述电容耦合配线驱动电路还具备时钟升压电路，所述时钟升压电路提升从上述存储 电路输出的上述第1信号的电位电平，并且向上述开关电路输入提升了电位电平的该第1 信号作为上述第2信号。
18.根据权利要求17所述的显示驱动电路，其特征在于上述时钟升压电路具备第7电容元件，其一端连接到被供给上述时钟信号的时钟信号线；和第15晶体管，其第1电极被供给基准电压，控制电极被输入反转时钟信号，第2电极连 接到上述第3和第4晶体管的控制电极以及上述第7电容元件的另一端。
19.根据权利要求5 18中的任一项所述的显示驱动电路，其特征在于上述第2晶体管的第1电极与上述第5晶体管的控制电极相互连接，上述第2晶体管 的第1电极被输入上述第2信号作为上述第2输入信号。
20.一种显示装置，其特征在于具备权利要求1 19中的任一项所述的显示驱动电路和上述显示面板。
21.根据权利要求20所述的显示装置，其特征在于上述显示装置是液晶显示装置。
22.—种显示驱动方法，是用于驱动显示面板、进行与像素电极的电位对应的灰度级显 示的显示驱动方法，所述显示面板具备多个行，所述行含有扫描信号线、由该扫描信号线导 通/截止的开关元件、连接到该开关元件的一端的上述像素电极以及与该像素电极电容耦 合的电容耦合配线，并且所述显示面板具备连接到上述各行的开关元件的另一端的数据信 号线，所述显示驱动方法的特征在于包括扫描信号线驱动处理，其驱动上述扫描信号线；数据信号线驱动处理，其输出与视频信号对应的数据信号；以及电容耦合配线驱动处理，其输出向根据上述数据信号的极性决定的方向切换电位的电 位移位信号，在上述电容耦合配线驱动处理中，基于由上述扫描信号线驱动处理输出的该行的输出 信号，输出该行的电位移位信号。
全文摘要
具备输出源极信号的源极驱动器(20)、输出用于使该行的开关元件导通的栅极信号的栅极驱动器(30)以及输出向根据源极信号的极性所决定的方向(低→高或者高→低)切换电位的CS信号(CSOUT)的CS驱动器(40)，第n行的CS驱动器(CSn)基于从第n行栅极驱动器(Gn)输出的第n行栅极信号(GLn)输出第n行CS信号(CSOUT)。由此，提供能够利用简单的结构进行CC驱动的显示驱动电路。
文档编号G02F1/133GK101861617SQ200880116518
公开日2010年10月13日 申请日期2008年9月2日 优先权日2007年12月28日
发明者佐佐木宁, 村上祐一郎, 横山真 申请人:夏普株式会社