显示装置及显示装置的驱动方法

专利名称：显示装置及显示装置的驱动方法
技术领域：
本发明涉及矩阵型的显示装置及其驱动方法。
背景技术：
作为矩阵型的显示装置，广为人知的有包括形成有TFT(薄膜晶体管Thin Film Transistor)的有源矩阵基板及用于驱动上述TFT的驱动器IC (Integrated Circuit 集成 电路)的液晶显示装置。图6表示TFT有源矩阵方式的液晶显示装置101的结构。在液晶显示装置101中 设置有栅极驱动器102作为矩阵的行驱动电路、以及源极驱动器103作为列驱动电路。在透明基板上分别形成有多根由栅极驱动器102驱动的栅极线Gn、Gn+l、…(在 进行总称时，以下用参照标号G表示)、和由源极驱动器103驱动的源极线Sn、Sn+1…(在 进行总称时，以下用参照标号S表示)，使其相互正交。在这些栅极线G和源极线S的各交 叉处形成有像素PIX。像素PIX包括TFT104、液晶105、及辅助电容106。另外，在栅极线G 和源极线S划分出的区域中，形成有由液晶105及辅助电容106的一侧电极构成的像素电 极107(图7)，该像素电极107与TFT104的漏极电极相连接。对第n行第n列的像素PIX 中，上述TFT104的源极电极与第n列的源极线Sn相连接，栅极电极与第n行的栅极线Gn 相连接。在这样形成了各像素PIX的液晶显示装置101中，若着眼于栅极线和像素电极107 的关系，则图6的液晶显示装置101是将第n行的栅极线Gn配置于第n行的像素电极107 的下侧、即所谓下栅极结构的液晶显示装置。在上述像素电极107和栅极线Gn、Gn-l之间， 如图7所示的那样，分别形成有寄生电容Cgdl、Cgd2。此处，若考虑第一行的像素，则未形 成与上述第n行的像素PIX的栅极线Gn-1相对应的栅极线G0，因而未形成上述寄生电容 Cgd2。图6示出了在第一行(G1线)的像素和第二行之后(Gn(n# 1))的像素中形成了这 些寄生电容Cgdl、Cgd2的情况下的等效电路的不同。另一方面，如图8所示的那样，向各栅极线G依次施加振幅为Vgpp的栅极信号，根 据该栅极信号，使TFT104的漏极电平发生变动。即，在第n行的像素PIX中，通过寄生电容 Cgd2，栅极线Gn-1的栅极信号使TFT104的漏极电平变动A V2，通过寄生电容Cgdl，栅极线 Gn的栅极信号使TFT104的漏极电平变动A VI。这里，用Clc表示像素PIX的液晶电容，用Ccs表示辅助电容时，能将上述A V2、 AVI表示为A VI = Vgpp X {Cgdl/(Clc+Ccs+Cgdl+Cgd2)}AV2 = Vgpp X {Cgd2/ (Clc+Ccs+Cgdl+Cgd2)}由本级的栅极线Gn的栅极信号引起的AVI作用于TFT104的漏极电平的振幅中 心Vcom，使其从源极信号的振幅中心Vsc降低该AV1，由前级的栅极线Gn_l的栅极信号引 起的AV2作用于施加到液晶105的电压的有效值，使其增加。在第一行的像素PIX中，由于如上所述的那样不存在形成寄生电容Cgd2的前级的栅极线G0，因此不产生上述AV2，与其他行相比，仅该第一行的像素PIX向液晶105施加电 压的有效值降低。该有效值的差是个问题，在该A V2较大的情况下、或者在高温或低温状 态下等显示装置的驱动条件恶化时，产生与其他的像素PIX相比、仅该第一行的像素PIX的 显示亮度看上去不同的问题。例如，在常白液晶的情况下，该第一行明线化。历来，为了解决上述问题而提出了种种方法。例如，在专利文献1中记载了在下栅 极结构的面板中形成虚拟的栅极线(虚拟线GO)的液晶显示装置的技术，上述虚拟的栅极 线(虚拟线GO)靠近第一行的像素，对显示没有贡献，用于补偿该第一行的像素和其他像素 的上述非对称性。图9是表示该专利文献1所涉及的液晶显示装置的结构的电路图，图10 是输入该液晶显示装置的虚拟线及栅极线的各信号的时序图。如图9所示的那样，在上述液晶显示装置中，在位于栅极信号的扫描开始侧的最 端部的栅极线(在图9的例中，是最上部的栅极线)G1的外侧形成有电容形成用的虚拟线 GO,该虚拟线GO在与该栅极线G1平行且夹着与该栅极线G1相连接的TFT相连的像素电极 6而相对配置的状态下形成。根据该结构，与最上部的栅极线G1相连接的TFT5相连的像素电极6处于被该栅 极线G1和虚拟线G0上下夹着的状态。即，所有像素都保持几何学上的上下对称性。由此， 利用最上部的栅极线G1驱动的像素和利用其他栅极线G2、G3、…驱动的像素的条件完全 相同。因而，能够防止历来那样的、例如在进行常白显示的情况下最上部的一根线量的像素 明线化等的现象。然而，在现有技术1中，由于需要虚拟线，因此存在布线根数增加了该部分的量、 电路面积随之增大的问题。这违背了当今液晶显示装置的低成本化、轻量化、及薄型化的趋势。另一方面，在专利文献2的液晶显示装置中，揭示了在利用数据使能信号来控制 显示定时的方式下生成G0虚拟线驱动信号的方法。图11是表示该专利文献2所涉及的液 晶显示装置的栅极驱动器的简要结构的俯视图，图12是定时控制器所涉及的各信号的时 序图。如图11所示的那样，在上述液晶显示装置的液晶面板3中，设置有768根与有效 像素相连接的栅极线G1、G2、…、G768，此外，还在栅极线G1的上部设置有成为虚拟的栅极 线的虚拟线G0。栅极驱动器2为了驱动这769根栅极线，采用使三个具有258个输出端子 的驱动器IC为串联连接状态的结构。在上述结构中，控制器IC在源极驱动器开始输出与一个垂直期间最开始的水平 期间的显示数据相对应的写入信号前的期间中，为了使栅极驱动器2向最上部的栅极信号 输出端子0G0输出栅极信号，将数据使能信号ENAB的输入定时作为基准，基于数据使能信 号ENAB及时钟信号CK，生成栅极起始脉冲信号GSP及栅极时钟信号GCK，并将其输入栅极 驱动器2。由此，在用数据使能方式来进行显示的情况下，能在将最开始的水平期间的写入 信号输出到源极线S之前，驱动虚拟线G0。由此，在专利文献2的液晶显示装置中，由于不使用水平同步信号及垂直同步信 号，而仅使用数据使能信号来生成液晶的驱动信号，因此，能够削减输入信号的布线根数。专利文献1 日本公开专利公报“特开平9-288260号公报(
公开日1997年11月 4 曰)，，
专利文献2 日本公开专利公报“特开2004-85891号公报(
公开日2004年3月 18 日)”专利文献3 日本公开专利公报“特开2002-189203号公报(
公开日2002年7月 5 曰)，，

发明内容
然而，在上述专利文献2的方式中，在从输入数据使能信号ENAB到输出栅极线G1 的驱动脉冲为止的期间中，生成虚拟线GO的驱动脉冲。因此，如图12所示的那样，该虚拟 线GO的驱动脉冲的脉宽比栅极线G1之后的驱动脉冲的脉宽要短。因此，存在无法对虚拟 线GO上的像素进行充分充电、无法充分获得虚拟线的效果的问题。此处，在专利文献3中揭示了生成用于驱动虚拟线GO的脉冲的虚拟信号发生电路 的结构。图13是表示虚拟信号发生电路的结构的电路图，图14是该虚拟信号发生电路所 涉及的各信号的时序图。根据该虚拟信号发生电路的结构，在从生成了用于驱动虚拟线GO的A信号经过一 个水平期间后，生成GSP信号。由此，由于能够使施加到虚拟线G0的信号的脉宽和施加到 其他栅极线的信号的脉宽相同，因此能够使各像素的充电特性相同。由此，根据专利文献3 的技术，能够解决专利文献2中由脉宽的影响所引起的问题。然而，在专利文献3的技术中，由于GSP信号之后的栅极脉冲延迟输出，因此需要 用于使数据信号的输出与之配合地延迟的线路存储器。因此，依旧无法解决成本增加的问 题。另外，还产生消耗电流增大的新问题。近年来，不仅强烈要求显示质量的提高，还强烈要求液晶显示装置的成本削减、功 耗削减.因此，专利文献3的技术并不一定充分。此处，作为力图削减液晶显示装置的成本的方法之一，可以列举出近年来所采用 的、在面板上用非晶硅形成栅极驱动器的栅极单片化。图15是表示构成由栅极单片形成的 栅极驱动器的移位寄存器的结构例，图16是构成移位寄存器的移位寄存器级的电路图，图 17是表示移位寄存器级中各种信号的波形的时序图。该栅极驱动器包括多个移位寄存器级31串联连接而构成的移位寄存器，各移位 寄存器级31的输出端子out与下一级移位寄存器级31的置位输入端子set、及上一级移位 寄存器级31的复位输入端子reset相连接。即，从各移位寄存器级31的输出端子out输 出的输出信号SRout是下一级移位寄存器级31的置位信号、以及上一级移位寄存器级3a 的复位信号。此外，各移位寄存器级31例如如图16所示的那样，包括多个晶体管T1至T4 和电容C1。在这样采用由栅极单片来构成栅极驱动器的情况下，通常在移位寄存器级31中 使节点nl的电位上扬，以抑制由寄存器的阈值下降所引起的输出信号SRout的电位电平的 下降。因此，如图17的时序图所示的那样，在输出信号Srout输出之前，将上一级移位寄存 器级31的输出信号SRoutn-1作为置位信号输入。在上述那样的栅极驱动器中，为了防止上述明线化的问题，如图18所示的那样， 在设置有虚拟线G0的情况下，需要生成定时比虚拟线GO的输出定时更前的信号(图19)。 因此，若采用例如上述专利文献2的方式，则需要进一步缩短虚拟线G0驱动用信号的脉宽，因而更难以向虚拟线GO上的像素进行充电，无法得到虚拟线GO的效果。因此，无法可靠地 抑制上述明线化。另外，用于使虚拟线GO的移位寄存器级31中节点nl的电位上扬的时间 也缩短，因而无法进行充分上扬。因此，无法获得所希望的电位电平的输出信号，可能产生 误动作。如上所述，在已有技术中，尽管通过设置虚拟线能降低明线化的影响，但随之会导 致问题。即，在已有技术中，难以不引起成本上升及电路面积增大这样的问题，难以抑制由 上述明线的影响引起的显示质量恶化。本发明是鉴于上述已有的问题而完成的，其目的在于提供一种显示装置及显示装 置的驱动方法，上述显示装置及显示装置的驱动方法不会引起成本上升及电路面积增大， 通过使各像素中产生的寄生电容均等化，从而可以抑制由特定部分像素的明线化等影响所 引起的显示质量的恶化。为了解决上述问题，本发明所涉及的显示装置包括由扫描信号线、利用该扫描信 号线进行导通/截止的开关元件、以及与该开关元件的一端相连接的像素电极构成的多 行，并且具有包含与上述各行的开关元件的另一端相连接的数据信号线的显示面板，该显 示装置的特征在于，包括扫描信号线驱动电路，上述扫描信号线驱动电路包括多个与上述 各行对应设置的移位寄存器，输出用于使上述各行的开关元件导通的扫描信号；以及数据 信号线驱动电路，上述数据信号线驱动电路输出与要显示的视频相对应的数据信号，在位 于上述扫描信号的扫描开始侧的最端部的行设置有虚拟扫描信号线，上述虚拟扫描信号线 由输入到与上述最端部的行相对应的移位寄存器的栅极起始脉冲驱动。此外，在显示装置的典型配置中，“行”及“列”、“水平”及“垂直”在大多数情况下 分别是显示面板的横向及纵向的排列，但也不一定这样，纵横的关系也可逆转。因而，本发 明中的“行”、“列”、“水平”、“垂直”并不特别限定方向。根据上述结构，在位于扫描信号的扫描开始侧的最端部的行设置有虚拟扫描信号 线。由此，对于与位于扫描开始侧的最端部的扫描信号线G1相对应的行的像素，由该扫描 信号线G1和虚拟扫描信号线GO形成寄生电容。因此，能够使由扫描信号线G1驱动的像素 与由其他扫描信号线G2、G3、…驱动的像素的条件相同，因此能够力图使各像素中产生的 寄生电容均等化。由此，能够减少例如在进行常白显示的情况下最端部的一根线量的像素 明线化的现象。另外，根据上述结构，虚拟扫描信号线由输入到与上述最端部的行相对应的移位 寄存器的栅极起始脉冲进行驱动。即，栅极起始脉冲输入到第一级移位寄存器，并且驱动虚 拟扫描信号线GO。如此，由于能够利用相同的信号，因此能够共用虚拟扫描信号线G0和栅 极起始脉冲。因此，与现有的情况相比较，能够削减布线根数。另外，由于不需要与虚拟扫 描信号线G0相对应的移位寄存器，因此能够力图削减成本及减小电路面积。而且，根据上述结构，能够将栅极起始脉冲共用为第一级移位寄存器及虚拟扫描 信号线G0的驱动信号。因此，不需要像现有采用数据使能方式的情况那样，缩短虚拟扫描 信号线G0驱动用信号的脉宽。由此，能够对与虚拟扫描信号线G0相对应的像素进行充分 地充电，因此能够获得更均勻的显示。如上所述，根据本发明的结构，不会导致成本上升及电路面积的增大，能使各像素 中产生的寄生电容均等化。因此，可获得能够抑制由特定部分像素的明线化等影响而引起
6的显示质量恶化的效果。本发明所涉及的显示装置最好是在上述显示装置中，将上述虚拟扫描信号线设置 为夹着上述最端部的行的上述像素电极，使得该虚拟扫描信号线和上述最端部的行的上述 扫描信号线之间的距离、与其他扫描信号线间的距离相同。根据上述结构，与位于扫描开始侧的最端部的扫描信号线G1相对应的行的像素 处于被该扫描信号线G1和虚拟扫描信号线GO上下夹着的状态。即，所有像素都保持几何学 上的上下对称性。由此，利用扫描信号线G1驱动的像素和利用其他扫描信号线G2、G3、… 驱动的像素的条件完全相同。由此，由于能够可靠地使各像素中产生的寄生电容均等化，因 此能够可靠地抑制显示质量的恶化。本发明所涉及的显示装置最好是在上述显示装置中，驱动上述虚拟扫描信号线的 栅极起始脉冲具有能够使开关元件导通/截止的电压电平。此外，最好利用缓冲器将驱动上述虚拟扫描信号线的栅极起始脉冲设定为上述电 压电平。根据上述结构，由于能够使驱动虚拟线GO的信号的电压电平与驱动其他扫描信 号扫描信号线G2、G3、…的信号(扫描信号)的电压电平相同，因此能够使利用扫描信号 线G1驱动的像素与利用其他的扫描信号线G2、G3、…驱动的像素的条件相同。因此，能够 防止明线化等现象，抑制显示质量的恶化。另外，由于能够利用缓冲器生成上述栅极起始脉 冲，因此能够利用简单的结构来实现本发明的显示装置。本发明所涉及的显示装置最好是在上述显示装置中，还包括生成用于驱动上述扫 描信号线驱动电路的时钟、以及上述栅极起始脉冲的控制装置，上述控制装置包括用于生 成上述栅极起始脉冲的上述缓冲器。根据上述结构，利用控制装置内的缓冲器，能够生成驱动虚拟扫描信号线GO及第 一级移位寄存器级的栅极起始脉冲。因而，不必使用复杂的结构就能获得上述效果。另外，由于能够从外部的控制装置获得上述栅极起始脉冲，因此也可以适用于单 片化后的栅极驱动器，能够进一步削减显示装置的成本。本发明所涉及的显示装置最好是在上述显示装置中，将上述虚拟扫描信号线与连 接上述控制装置和上述扫描信号驱动电路的信号线相连接，上述栅极起始脉冲通过上述信 号线输入到上述扫描信号线驱动电路及上述虚拟扫描信号线。由此，利用控制装置输出的栅极起始脉冲来直接驱动虚拟扫描信号线G0，并且将 同一信号作为栅极起始脉冲输入到第一级移位寄存器。由此，由于能够共用虚拟扫描信号 线GO、和连接控制装置及扫描信号线驱动电路的信号线(栅极起始脉冲线)，因此能够削减 布线根数。为了解决上述问题，本发明所涉及的显示装置的驱动方法用于驱动显示装置，上 述显示装置包括由扫描信号线、利用该扫描信号线进行导通/截止的开关元件、以及与该 开关元件的一端相连接的像素电极构成的多行，并且具有包含与上述各行的开关元件的另 一端相连接的数据信号线的显示面板，该显示装置的驱动方法的特征在于，包括输出用于 使上述各行的开关元件导通的扫描信号的扫描信号线驱动处理；以及输出与要显示的视频 相对应的数据信号的数据信号线驱动处理，对于设置于位于上述扫描信号的扫描开始侧的 最端部的行的虚拟扫描信号线，利用输入到与上述最端部的行相对应的移位寄存器的栅极起始脉冲进行驱动。在上述方法中，与对上述显示装置阐述的效果相同，可获得能够抑制由明线化等 影响所引起的显示质量恶化的效果。本发明所涉及的显示装置采用以下结构即，如上所述，在位于上述扫描信号的扫 描开始侧的最端部的行设置有虚拟扫描信号线，上述虚拟扫描信号线由输入到与上述最端 部的行相对应的移位寄存器的栅极起始脉冲进行驱动。另外，本发明所涉及的显示装置的驱动方法是对于设置在位于上述扫描信号的扫 描开始侧的最端部的行的虚拟扫描信号线，利用输入到与上述最端部的行相对应的移位寄 存器的栅极起始脉冲进行驱动。因而，不会导致成本上升及电路面积的增大，能够使各像素中产生的寄生电容均 等化，因此可以获得能够抑制由特定部分像素的明线化等影响所引起的显示质量的恶化。


图1是表示本发明所涉及的液晶显示装置的整体结构的框图。图2是图1所示液晶显示装置的像素的电学结构的等效电路图。图3是表示图1所示的液晶显示装置中的栅极驱动器及控制装置的结构的框图。图4是表示图1所示的液晶显示装置的像素的电学结构的等效电路图，(a)表示 第一行像素的电学结构，(b)表示第二行之后的像素的电学结构。图5是表示构成图3所示的栅极驱动器所包含的移位寄存器的移位寄存器级中的 各种信号的波形的时序图。图6是表示已有的TFT有源矩阵方式的液晶显示装置的整体结构的框图。图7是说明图6所示的液晶显示装置中产生寄生电容的像素的俯视图。图8是说明由图6所示的液晶显示装置中产生的寄生电容所引起的像素电极电位 的变动的电压波形图。图9是表示专利文献1所涉及的液晶显示装置的结构的电路图。图10是输入到图9所示的液晶显示装置的虚拟线及栅极线的各信号的时序图。图11是表示专利文献2所涉及的液晶显示装置的栅极驱动器的简要结构的俯视 图。图12是图11所示的液晶显示装置的定时控制器所涉及的各信号的时序图。图13是表示专利文献2所涉及的虚拟信号发生电路的结构的电路图。图14是图13所示的虚拟信号发生电路所涉及的各信号的时序图。图15是表示已有的、构成由栅极单片形成的栅极驱动器的移位寄存器的构成例 的图。图16是构成图15所示的移位寄存器的移位寄存器级的电路图。图17是表示图16所示的移位寄存器级中的各种信号的波形的时序图。图18是表示在图15所示的栅极驱动器中设置有虚拟线的情况的构成例的图。图19是表示图18所示的移位寄存器级中的各种信号的波形的时序图。标号说明1液晶显示装置(显示装置)
10液晶显示面板(显示面板)11TFT (开关元件)12像素电极20源极驱动器(数据信号线驱动电路)30栅极驱动器(扫描信号线驱动电路)31移位寄存器级(移位寄存器)40控制装置41定时控制器IC42电平移位器43缓冲器Sn源极线(数据信号线)Gn栅极线(扫描信号线)GO虚拟线(虚拟扫描信号线)GSP栅极起始脉冲SR移位寄存器CKA、CKB 时钟信号
具体实施例方式下面，根据图1至图5，说明本发明的一个实施方式。首先，基于图1及图2说明相当于本发明的显示装置的液晶显示装置1的结构。此 外，图1是表示液晶显示装置1的整体结构的框图，图2是表示液晶显示装置1的像素的电 学结构的等效电路图。此外，在液晶显示装置的配置中，“行”及“列”、“水平”及“垂直”在 大多数情况下分别是显示面板的横向及纵向的排列，但也不一定是这样，纵横的关系也可 逆转。因而，本发明中的“行”、“列”、“水平”、“垂直”并不特别限定方向。液晶显示装置1包括有源矩阵型的液晶显示面板(显示面板)10、源极驱动器(数 据信号线驱动电路)20、栅极驱动器(扫描信号线驱动电路)30、以及控制装置40。液晶显示面板10由未图示的有源矩阵基板和相对基板之间夹着液晶而构成，具 有排列成矩阵状的多个像素P。液晶显示面板10在有源矩阵基板上具有分别相当于本发明的数据信号线、 扫描信号线、开关元件、及像素电极的源极线Sn、栅极线Gn、薄膜晶体管(Thin Film Transistor，下文称之为“TFT”)11、以及像素电极12、在相对基板上具有相对电极13。另 外，液晶显示面板10包括用于形成辅助电容14的CS线15。源极线Sn在各列各形成一根，沿列方向(纵向)相互平行，栅极线Gn在各行各形 成一根，沿行方向(横向)相互平行。TFT11及像素电极12分别对应于源极线Sn和栅极线 Gn的各交点形成，TFT11的源极电极与源极线Sn连接，栅极电极与栅极线Gn连接，漏极电 极与像素电极12连接。另外，在像素电极12与相对电极13之间隔着液晶从而形成液晶电 容16。由此，利用提供给栅极线Gn的栅极信号(扫描信号)使TFT11的栅极导通，将来 自源极线Sn的源极信号(数据信号)写入像素电极12，将像素电极12设定为与上述源极信号相对应的电位，对介于像素电极12和相对电极13之间的液晶施加与上述源极信号相 对应的电压，从而能够实现与上述源极信号相对应的灰度显示。CS线15在各行各形成一根，沿行方向(横向)相互平行，且与栅极线Gn成对配 置。该各CS线15与分别配置于各行的像素电极12进行电容耦合，在与各像素电极12之 间形成辅助电容14。此外，对于TFT11，在其结构上，在栅极电极和漏极电极之间形成寄生电容(Cgdl、 Cgd2) 18、19，像素电极12的电位受到栅极线Gn的电位变化的影响(写入)。采用上述结构的液晶显示面板10由源极驱动器20、栅极驱动器30、及控制它们的 控制装置40进行驱动。在本实施方式中，在周期性重复的垂直扫描期间中的激活期间(有效扫描期间) 中，依次分配各行的水平扫描期间，依次扫描各行。因此，栅极线驱动器30将用于使TFT11导通的栅极信号与各行的水平扫描期间同 步地依次输出到该行的栅极线Gn。关于栅极驱动器30的具体的结构，将在后文中阐述。另外，源极驱动器20对各源极线Sn输出源极信号。该源极信号是将通过控制装 置40提供给源极驱动器20的视频信号在源极驱动器20中分配到各列、实施升压等的信 号。此外，源极驱动器20的结构并无特别限定，能够采用已有的一般结构。控制装置40通过控制上述的源极驱动器20、栅极驱动器30，来使各个电路输出所 希望的信号。关于控制装置的具体的结构，将在后文中阐述。在这样的液晶显示装置中，如“背景技术”一栏所说明的那样，由于在第一行像素P 中，不存在形成寄生电容Cgd2的上一级栅极线GO (图6)，因此不产生A V2,与其他行相比， 仅第一行的像素P向液晶的施加电压的有效值较低。由此，在AV2较大的情况下、或者在 高温或低温状态下等显示装置的驱动条件恶化时，产生与其他像素P相比、仅第一行像素P 的显示亮度看上去不同的问题。因此，一直以来，采取设置相当于栅极线GO的虚拟栅极线 (虚拟线，虚拟扫描信号线)来抑制显示质量恶化的方法。然而，在现有技术中，设置虚拟线 会产生各种问题(例如成本升高、电路面积增大、作为虚拟线的功能性降低等)。因此，在本实施方式的液晶显示装置中，为了解决上述的各种问题，如图1所示的 那样，采用设置与第一行像素P相对应的虚拟线(虚拟扫描信号线)、并且利用控制装置40 输出的栅极起始脉冲GSP来驱动该虚拟线的结构。关于液晶显示装置1的更详细的结构， 使用图3进行以下说明。图3是表示栅极驱动器30及控制装置40的结构的框图。首先，对栅极驱动器30的结构进行说明。栅极驱动器30包括多个移位寄存器31。 此外，以下为了方便说明，也将各移位寄存器31称为移位寄存器级31。在这种情况下，将串 联连接了多个移位寄存器级31的结构总称为移位寄存器。各移位寄存器级31包括置位输入端子set、复位输入端子reset、输出端子out、 以及时钟输入端子ck。将第n级(n = 1、2、3、…)移位寄存器级31称为SRn，将从SRn的 输出端子out输出的输出信号称为SRoutn，以SRn表示的移位寄存器级31利用输出信号 SRoutn驱动相应的栅极线Gn。向第一级移位寄存器级31的置位输入端子set输入栅极起 始脉冲GSP。各移位寄存器级31的输出端子out与下一级即n+1级移位寄存器级31的置位输入端子set、以及上一级即n-1级移位寄存器级31的复位输入端子reset相连接。即，从各 移位寄存器级31的输出端子out输出的输出信号SRout是下一级移位寄存器级31的置位 信号、以及上一级移位寄存器级31的复位信号。另外，向奇数级移位寄存器级31和偶数级移位寄存器级31的其中一方的时钟输 入端子ck输入时钟信号CKB，向另一方的时钟输入端子ck输入时钟信号CKA。时钟信号 CKA和时钟信号CKB的关系是彼此周期相等，激活期间即高电平期间彼此不重合。各栅极线Gn分别与对应的移位寄存器级31相连接。在第一级栅极线的前级设置 有与其平行的虚拟线G0，通过栅极起始脉冲GSP的信号布线而与控制装置40相连接。由 此，第一级栅极线G1由第一级移位寄存器级31的输出端子out输出的输出信号SRoutl驱 动，虚拟线GO由控制装置40输出的栅极起始脉冲GSP驱动。接着，对控制装置40的结构进行说明。此处，控制装置40输出的栅极起始脉冲 GSP最好具有能驱动虚拟线G0的电压电平，具体而言，最好具有能使TFT导通/截止的电压 电平，另外，更好的是与向栅极线Gn施加的电压电平相同的电压电平。因此，本实施方式所涉及的液晶显示装置1的控制装置40包括生成时钟及栅极起 始脉冲的定时控制器IC41、以及变换电源电压电平的电平移位器42，电平移位器42采用在 其内部包含对输入信号输出放大信号的缓冲器43的结构。从定时控制器IC41输出的栅极 起始脉冲通过电平移位器42变换为所希望的电压电平后，将变换后的结果输入到虚拟线 G0及第一级移位寄存器级31。根据该结构，利用电平移位器42，将由定时控制器IC41生成的TTL电平的逻辑信 号CKA、CKB、GSP电平移位至能够驱动移位寄存器及栅极线Gn的DC电平(例如，高电平侧 20V，低电平侧-lOV)，将电平移位后的栅极起始脉冲GSP施加到虚拟线G0。在电平移位器 42的内部设置有具有能够充分驱动各栅极线Gn的能力的输出缓冲器43，栅极起始脉冲线 用的缓冲器43具有能够驱动第一级移位寄存器31和虚拟线G0那样的能力。由此，相对于 已有的将具有1mA左右峰值的电流输入到第一级移位寄存器，在还同时驱动虚拟线G0的本 发明的结构中，例如，在12英寸左右尺寸的面板的情况下，将具有30mA左右峰值的电流输 入到第一级移位寄存器级31及虚拟线G0。由此，在本实施方式的液晶显示装置1中采用以下结构即，在第一级栅极线G1的 前级设置有虚拟线G0，虚拟线G0由控制装置40输出的、输入到第一行移位寄存器级31的 栅极起始脉冲GSP进行驱动。另外，该栅极起始脉冲GSP由缓冲器等而被设定为能够驱动 各栅极线的程度的电压电平。另外，最好虚拟线G0夹着第一行的像素电极12而设置，使得虚拟线G0和栅极线 G1之间的距离与其他栅极线间(例如，栅极线G1-G2间)的距离相同。根据该结构，如图4所示的那样，与最上部的栅极线G1相连接的TFT11相连的像 素电极12处于被该栅极线G1和虚拟线G0上下夹着的状态。即，所有像素P都保持几何学 上的上下对称性。由此，利用最上部的栅极线G1驱动的像素P(图4(a))和利用其他栅极 线G2、G3，…驱动的像素P(图4(b))的条件完全相同。因而，能够防止例如在进行常白显 示的情况下、最上部的一根线量的像素P明线化等现象。另外，根据上述结构，利用控制装置40输出的信号直接驱动虚拟线G0，并且将同 一信号作为栅极起始脉冲GSP输入到第一级移位寄存器级31。由此，由于共用虚拟线G0和栅极起始脉冲线，因此能够削减布线根数。另外，由于不需要与虚拟线GO相对应的移位寄 存器级31，因此能够缩小电路面积。另外，根据上述结构，由于能够共用栅极起始脉冲GSP和虚拟线GO用驱动信号，因 此不需要像现有采用数据使能方式的情况那样缩短虚拟线GO驱动用信号的脉宽。由此，能 够对与虚拟线GO相对应的像素进行充分地充电，因此可以获得均勻的显示。此外，对于移位寄存器级31的具体结构，能够采用图16所示的已有的众所周知的 结构。移位寄存器级31例如如图16所示的那样，包括由n沟道型(或者p沟道型)的 TFT构成的晶体管T1至T4、及电容C1。晶体管T1的栅极及漏极与置位输入端子set相连接。晶体管T2的栅极与晶体管 T1的源极相连接，漏极与时钟输入端子ck相连接，源极与输出端子out相连接。晶体管T3 的栅极与复位输入端子reset相连接，漏极与输出端子out相连接，源极与低电位的电源 VSS相连接。晶体管T4的栅极与复位输入端子reset及晶体管T3的栅极相连接，漏极与 晶体管T1的源极及晶体管T2的栅极相连接，源极与低电位的电源VSS相连接。在晶体管 T1、T2、T4的连接点(节点nl)和输出端子out之间连接有电容C1。通过向第n级移位寄存器级31输入时钟CK、第n_l级移位寄存器级31的输出信 号SRoutn-1、第n+1级移位寄存器级31的输出信号SRoutn+1，从而分别向第n_l级及第 n+1级移位寄存器级31、栅极线Gn输出输出信号SRout。图5是表示图3的移位寄存器级3a中的各种信号的波形的时序图。从图5的时序图可知，根据本实施方式的结构，由于将栅极起始脉冲GSP直接输入 到虚拟线G0，因此不需要像以往那样生成驱动虚拟线G0之前的定时信号(图19)。因此， 能够确保虚拟线G0驱动用信号(GSP)的脉宽。由此，能够对与虚拟线G0对应的像素进行 充分地充电，在液晶显示面板的显示区域的最端线也可获得均勻的显示。此处，在本实施方式的液晶显示装置中，由于采用从栅极驱动器30的外部获取驱 动虚拟线G0的栅极起始脉冲GSP的结构，因此，特别适合于在面板上用非晶硅来形成栅极 驱动器的栅极单片。对于形成于单片的液晶显示面板和控制装置能够如图1所示的那样， 采用通过FPC(柔性印刷基板)连接的结构。由此，也可以力图削减液晶显示装置的成本。 此外，上述液晶显示装置的栅极驱动器及控制装置也适用于非单片结构的已有的一般液晶 显示装置。本发明并不限于上述实施方式，在权利要求所示的范围内可以进行种种变更。艮口， 对于在权利要求所示的范围内适当变更的技术方法进行组合而得到的实施方式，也包含在 本发明的技术范围内。工业上的实用性本发明采用利用具有所希望的电压电平的栅极起始脉冲来驱动虚拟线的结构，因 此特别适用于栅极单片化的显示装置。
权利要求
一种显示装置，包括由扫描信号线、利用该扫描信号线进行导通/截止的开关元件、以及与该开关元件的一端相连接的像素电极构成的多行，并且具有包含与所述各行的开关元件的另一端相连接的数据信号线的显示面板，其特征在于，包括扫描信号线驱动电路，该扫描信号线驱动电路包括多个与所述各行对应设置的移位寄存器，输出用于使所述各行的开关元件导通的扫描信号；以及数据信号线驱动电路，该数据信号线驱动电路输出与要显示的视频相对应的数据信号，在位于所述扫描信号的扫描开始侧的最端部的行设置有虚拟扫描信号线，所述虚拟扫描信号线由输入到与所述最端部的行相对应的移位寄存器的栅极起始脉冲进行驱动。
2.如权利要求1所述的显示装置，其特征在于，将所述虚拟扫描信号线设置为夹着所述最端部的行的所述像素电极，使得该虚拟扫描 信号线和所述最端部的行中的所述扫描信号线之间的距离与其他扫描信号线间的距离相 同。
3.如权利要求1或2所述的显示装置，其特征在于，驱动所述虚拟扫描信号线的栅极起始脉冲具有能够使开关元件导通/截止的电压电平。
4.如权利要求3所述的显示装置，其特征在于，利用缓冲器将驱动所述虚拟扫描信号线的栅极起始脉冲设定为所述电压电平。
5.如权利要求4所述的显示装置，其特征在于，还包括生成用于驱动所述扫描信号线驱动电路的时钟、以及所述栅极起始脉冲的控制装置，所述控制装置包括用于生成所述栅极起始脉冲的所述缓冲器。
6.如权利要求5所述的显示装置，其特征在于，所述虚拟扫描信号线与连接所述控制装置和所述扫描信号线驱动电路的信号线相连接，所述栅极起始脉冲通过所述信号线输入到所述扫描信号线驱动电路及所述虚拟扫描 信号线。
7.—种显示装置的驱动方法，该驱动方法用于驱动显示装置，所述显示装置包括由扫描信号线、利用该扫描信号线 进行导通/截止的开关元件，以及与该开关元件的一端相连接的像素电极构成的多行，并 且具有包含与所述各行的开关元件的另一端相连接的数据信号线的显示面板，其特征在 于，包括输出用于使所述各行的开关元件导通的扫描信号的扫描信号线驱动处理；以及 输出与要显示的视频相对应的数据信号的数据信号线驱动处理， 对于设置于位于所述扫描信号的扫描开始侧的最端部的行的虚拟扫描信号线，利用输 入到与所述最端部的行相对应的移位寄存器的栅极起始脉冲进行驱动。
全文摘要
本发明的目的在于提供一种显示装置，所述显示装置包括栅极驱动器(30)，该栅极驱动器包括多个与各行对应设置的移位寄存器级(31)，输出用于使该行的开关元件导通的栅极信号；以及源极驱动器，该源极驱动器输出与要显示的视频相对应的数据信号。位于栅极信号的扫描开始侧的最端部的行(第一行)设置有虚拟线(G0)，虚拟线(G0)由输入到第一行的移位寄存器(SR1)的栅极起始脉冲(GSP)进行驱动。
文档编号G02F1/133GK101884062SQ200880119250
公开日2010年11月10日 申请日期2008年8月28日 优先权日2008年1月24日
发明者太田裕己, 岩本明久, 广兼正浩, 森井秀树, 水永隆行 申请人:夏普株式会社