专利名称：Gip型液晶显示装置的制作方法
技术领域：
本发明涉及一种液晶显示装置，尤其涉及一种改善驱动能力GIP型液晶显示 装置。
背景技术：
在平板显示领域中，液晶显示装置由于其具有重量轻、体积小、厚度薄等特 点，已广泛地被应用在各种尺寸的终端显示设备中。如图1所示， 一般来讲，一 块液晶显示面板包括电路驱动模块11、背光模块12、下偏光片13、 TFT(薄膜晶体 管)下基板14、 CF (彩色滤光板)上基板16以及上偏光片17，在上下两块基板14 和16中填充液晶分子层15，此液晶层在外部电场的驱动下发生偏转，随着外部电 场的不同其偏转方向也随之改变，从而呈现出不同的灰阶显示。
对于传统的液晶显示设备来讲，其驱动电路如图2所示，它是由栅极驱动器 21和源极驱动器组22组成。其中栅极驱动器21用于选通水平方向的栅极驱动线， 源极驱动器22用于将对应灰阶电压写入垂直方向的源极驱动线，从而使液晶分子 的偏转随之发生改变以实现显示不同的灰阶的功能。在实际的液晶显示器中，栅 极驱动器21和源极驱动器22都是经由C0F(chip on film) 23和24分别与液晶 面板25相连接。为了进一步节省成本，尤其是节省C0F， 一种将栅极驱动器直接 制作在液晶面板上的技术，即GIP(gate in plane)技术随之产生。
对于GIP技术，其栅极驱动器的架构多种多样，总的来说是在液晶面板的基 板上设置多个级联的移位寄存器，通过移位寄存器来控制水平栅极线的选通与关 闭，以取代传统液晶面板中的栅极驱动IC和连接所用的C0F。
虽然采用GIP架构可以节省成本，但是由于实现GIP架构的移位寄存器主要 是由非晶硅(a-Si)制作的薄膜晶体管(thin film transistor, TFT)制成，在实际 的生产工艺中，由于氮化硅(SiNx)捕获电荷以及非晶硅膜中的偏压诱导使得深陷 阱能级的结构发生变化等原因，使得TFT随着时间的推移发生其阈值电压Vth漂 移的问题。而对于TFT结构来讲，由于其工作于线性区域，如图3所示。在此区 域中，必须满足①TFT的栅源极电压Vgs大于阈值电压Vth， O源漏极电压Vds小于栅源极电压与阈值电压的差值Vgs-Vth。根据Ids的表达式
L = f c。//[d。—会d
其中W和L是TFT的沟道宽度，Co是单位面积栅极绝缘膜的电容，u是电子 迁移率。假如阈值电压Vth随时间发生漂移，比如变大，则用以驱动TFT工作的 源漏极电流Ids会随之变小。此时很有可能发生源漏极电流过小以致无法驱动TFT 工作的现象，继而使液晶显示器无法正常显示。
除此缺陷之外，公式中TFT的电子迁移率u也容易随温度的变化而漂移。上 述两个因素，即阈值电压Vth和电子迁移率u的漂移都会对TFT的工作特性产生 较大影响，最终使得液晶显示器的显示质量受到影响。
发明内容
本发明所要解决的技术问题是提供一种GIP型液晶显示装置，避免TFT的驱 动电流因温度、阈值电压等的漂移而引起驱动能力不足的问题。
本发明为解决上述技术问题而采用的技术方案是提供一种GIP型液晶显示装 置，包括液晶面板和PCB板；所述液晶面板上集成有栅极驱动器，所述栅极驱动 器包括多个级联的移位寄存器，每个移位寄存器包括电平信号输入端，时钟信号 输入端和栅极线输出端；所述PCB板上设置有信号产生器，为所述移位寄存器提 供电平信号和正反时钟信号；所述多个级联的移位寄存器按奇偶行分别和所述正 反时钟信号相连，在所述电平信号的作用下依次输出栅极线驱动信号；其中，所 述液晶面板上设置有信号反馈产生装置，接收来自信号产生器的电平信号并实时 产生反馈信号；所述PCB板上设置有反馈信号接收与回馈装置，根据接收到的反 馈信号控制信号产生器的输出。
上述GIP型液晶显示装置中，所述反馈产生装置包括第一薄膜晶体管和第二 薄膜晶体管，所述第一薄膜晶体管、第二薄膜晶体管的漏极相连作为信号输入端， 所述第一薄膜晶体管、第二薄膜晶体管的源极相连作为反馈信号输出端，所述第 一薄膜晶体管、第二薄膜晶体管的栅极分别和正反时钟信号相连。
上述GIP型液晶显示装置中，所述反馈产生装置包括第一薄膜晶体管组和第 二薄膜晶体管组，所述第一薄膜晶体管组和第二薄膜晶体管组包括多个串联的薄 膜晶体管，所述第一薄膜晶体管组、第二薄膜晶体管组的漏极相连作为信号输入端，所述第一薄膜晶体管组、第二薄膜晶体管组的源极相连作为反馈信号输出端， 所述第一薄膜晶体管组、第二薄膜晶体管组的栅极分别和正反时钟信号相连。
上述GIP型液晶显示装置中，所述反馈产生装置包括第一薄膜晶体管组和第 二薄膜晶体管组，所述第一薄膜晶体管组和第二薄膜晶体管组包括多个并联的薄 膜晶体管，所述第一薄膜晶体管组、第二薄膜晶体管组的漏极相连作为信号输入 端，所述第一薄膜晶体管组、第二薄膜晶体管组的源极相连作为反馈信号输出端， 所述第一薄膜晶体管组、第二薄膜晶体管组的栅极分别和正反时钟信号相连。
本发明对比现有技术有如下的有益效果本发明提供的GIP型液晶显示装置， 通过在GIP架构中设置电压反馈系统，实时调整电平信号，从而避免因驱动电流 过小而导致的驱动能力不足的问题，保证液晶显示装置正常工作。
图1是现有技术中液晶显示装置的结构示意图。 图2是现有技术中液晶显示装置驱动示意图。
图3是TFT工作原理示意图。
图4是本发明的反馈装置示意图。
图5是本发明一种GIP型液晶显示装置架构示意图。
图6是本发明一种反馈产生装置的架构示意图。
图7是本发明另一种反馈产生装置的架构示意图。
图8是本发明另一种GIP型液晶显示装置架构示意图。
图中
11驱动电路12背光源
13下偏光片14下基板
15液晶分子16上基板
17上偏光片21栅极驱动器
22源极驱动器23、,24 C0F
25液晶面板41PCB板
42信号产生器43反馈信号接收与回馈装置
544信号反馈产生装置 45液晶面板
46屏内栅极驱动单元
具体实施例方式
下面结合附图及典型实施例对本发明作进一步说明。 图4是本发明的反馈装置示意图。
请参照图4，本发明的GIP型液晶显示装置包括液晶面板45和PCB板41;所 述液晶面板45上集成有屏内栅极驱动单元46;所述PCB板41上设置有信号产生 器42，为所述屏内栅极驱动单元46提供电平信号和正反时钟信号；其中，所述液 晶面板45上设置有信号反馈产生装置44，接收来自信号产生器42的电平信号并 实时产生反馈信号；所述PCB板41上设置有反馈信号接收与回馈装置43，根据接 收到的反馈信号控制信号产生器42的输出；屏内栅极驱动单元46包括多个级联 的移位寄存器，每个移位寄存器包括电平信号输入端，时钟信号输入端和栅极线 输出端；所述多个级联的移位寄存器按奇偶行分别和所述正反时钟信号相连，在 所述电平信号的作用下依次输出栅极线驱动信号。
图5是本发明一种GIP型液晶显示装置架构示意图。
请参照图5，本发明屏内栅极驱动单元包括多个级联的移位寄存器SRi，其中 i=l……n， n为自然数，其中SRl SRn-i是驱动对应栅极线的移位寄存器，而SRn 作为dummy寄存器。对于每个移位寄存器，其输入端包括高电平端VDD，接收高电 平信号VGH;低电平端子VSS，接收低电平信号VGL;置位端SET以及时钟信号端 CKV;输出端包括栅极线输出端GOUT、进位端COUT和复位端RESET。
具体工作原理说明如下每个移位寄存器的SET端接收来自上一级的移位寄 存器C0UT端的信号作为本级移位寄存器的开始时序信号，RESET端接收来自下一 级的移位寄存器的GOUT端的信号。对于第一个移位寄存器来说，其SET端接收外 部的STV信号作为开始信号。每个移位寄存器的VDD端与外部驱动电压VGH相连 接以接收驱动电压，VSS端与外部低电压VGL准位相连接以接收低电压准位。CKV 端端接收外部时钟信号CKV0/CVKE， CKV0、 CVKE相位相反，分别用以交替驱动相 邻的栅极驱动线，比如CKVO用以驱动奇数代码的栅极驱动线，而CKVE用以驱动 偶数代码的栅极驱动线。当SET端接收STV信号作为开始信号时，每个移位寄存器的输出端GOUT相应于对应时钟信号的高电平，从而输出对应栅极线的输出；而
RESET端则输出下一级的驱动信号。
对于此种架构的GIP装置，在本发明中其关键电压是VGH，因此需要对此关键 电压进行反馈调整，具体过程如下信号反馈产生装置44产生VGH的反馈电压， 并将此反馈后的电压输给反馈信号接收与回馈装置63，反馈信号接收与回馈装置 63根据反馈信号控制VGH输出。在对反馈后的电压进行处理时根据实际TFT的工 作曲线，以一定的漏源电流为参考基准，当反馈后的电压对应的漏源电流大于此 参考基准值时就不需对VGH进行调整；当反馈后的电压对应的漏源电流小于此参 考基准值时就需要适当提高VGH，为了尽可能不提高功耗，以刚刚可以驱动TFT所 需的幅值为佳。如此就可以达到改善由于TFT阈值电压漂移和电子迁移率下降而 引起的驱动电流过小的情况。
其中，信号反馈产生装置44采用流控模式，和相应的TFT通态特性相对应， 可以更好地监控其工作状态，如图6所示，所述反馈产生装置44包括第一薄膜晶 体管Tl和第二薄膜晶体管T2,其中输入端VGH与T2的漏极相连接，反馈端FB与 T2的源极相连接，时钟信号CKV0与T2的栅极相连接，TI的源极和漏极分别与T2 的源极和漏极相连接，时钟信号CKVE与Tl的栅极相连接。
为了进一步增加反馈系统的驱动能力，还可以采用图7所示单元的串联和并 联方式，以，如图7所示，反馈产生装置包括第一薄膜晶体管组和第二薄膜晶体 管组，所述第一薄膜晶体管组包括三个串联的薄膜晶体管T3， T4和T5;第二薄膜 晶体管组包括三个串联的薄膜晶体管T6， T7和T8，所述第一薄膜晶体管组中T3、 第二薄膜晶体管组的T6的漏极相连作为信号输入端VGH，第一薄膜晶体管组中T5、 第二薄膜晶体管组的T8的源极相连作为反馈信号输出端FB，所述第一薄膜晶体管 组的栅极和时钟信号CKV0相连，所述第二薄膜晶体管组的栅极和时钟信号CKVE 相连。当然，也可以釆用并联的方式，如T9， T10和Tll并联组成第一薄膜晶体 管组，T12， T13和T14并联组成第二薄膜晶体管组，所述第一薄膜晶体管组、第 二薄膜晶体管组的漏极相连作为信号输入端VGH，所述第一薄膜晶体管组、第二薄 膜晶体管组的源极相连作为反馈信号输出端FB。
图8是本发明另一种GIP型液晶显示装置架构示意图。
请参照图8，对于每个移位寄存器，其输入端包括时钟信号端CK1、电平端子FR、电平端子GV、置位端SET，输出端包括栅极线输出端GOUT、进位端C0UT、复 位端RESET和时钟信号端CK2。具体工作原理说明如下每个移位寄存器的SET端 接收来自上一级的移位寄存器COUT端的信号作为本级移位寄存器的开始时序信 号，RESET端接收来自下一级的移位寄存器的GOUT端的信号，CK1端接收来自上 一级移位寄存器的CK2端的输出。对于第一个移位寄存器来说，其SET端接收外 部的STV信号作为开始信号。每个移位寄存器的GV端与外部电源低电压相连接以 接收低电压准位。CK1端接收外部时钟信号，相邻的移位寄存器接收不同的时钟信 号，比如奇数代码的移位寄存器接收CKV信号，而偶数代码的移位寄存器接收CKVB 信号。当SET端接收STV信号作为开始信号时，每个移位寄存器的输出端GOUT相 应于对应时钟信号的高电平，从而输出对应栅极线的输出；而RESET端则输出下 一级的驱动信号。
对于此种架构的GIP装置，在本发明中其关键电压是VGL，因此需要对此关键 电压进行反馈调整，VGL作为驱动电平信号，当反馈后的电压对应的漏源电流小于 此参考基准值时就需要适当提高VGL以增加驱动能力，改善由于TFT阈值电压漂 移和电子迁移率下降而引起的驱动电流过小的情况。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领 域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此 本发明的保护范围当以权利要求书所界定的为准。
权利要求
1、一种GIP型液晶显示装置，包括液晶面板和PCB板；所述液晶面板上集成有栅极驱动器，所述栅极驱动器包括多个级联的移位寄存器，每个移位寄存器包括电平信号输入端，时钟信号输入端和栅极线输出端；所述PCB板上设置有信号产生器，为所述移位寄存器提供电平信号和正反时钟信号；所述多个级联的移位寄存器按奇偶行分别和所述正反时钟信号相连，在所述电平信号的作用下依次输出栅极线驱动信号；其特征在于，所述液晶面板上设置有信号反馈产生装置，接收来自信号产生器的电平信号并实时产生反馈信号；所述PCB板上设置有反馈信号接收与回馈装置，根据接收到的反馈信号控制信号产生器的输出。
2、 根据权利要求1所述的GIP型液晶显示装置，其特征在于，所述反馈产 生装置包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管、第二薄膜 晶体管的漏极相连作为信号输入端，所述第一薄膜晶体管、第二薄膜晶体管的源 极相连作为反馈信号输出端，所述第一薄膜晶体管、第二薄膜晶体管的栅极分别 和正反时钟信号相连。
3、 根据权利要求1所述的GIP型液晶显示装置，其特征在于，所述反馈产 生装置包括第一薄膜晶体管组和第二薄膜晶体管组，所述第一薄膜晶体管组和第 二薄膜晶体管组包括多个串联的薄膜晶体管，所述第一薄膜晶体管组、第二薄膜 晶体管组的漏极相连作为信号输入端，所述第一薄膜晶体管组、第二薄膜晶体管 组的源极相连作为反馈信号输出端，所述第一薄膜晶体管组、第二薄膜晶体管组 的栅极分别和正反时钟信号相连。
4、 根据权利要求1所述的GIP型液晶显示装置，其特征在于，所述反馈产 生装置包括第一薄膜晶体管组和第二薄膜晶体管组，所述第一薄膜晶体管组和第 二薄膜晶体管组包括多个并联的薄膜晶体管，所述第一薄膜晶体管组、第二薄膜 晶体管组的漏极相连作为信号输入端，所述第一薄膜晶体管组、第二薄膜晶体管 组的源极相连作为反馈信号输出端，所述第一薄膜晶体管组、第二薄膜晶体管组 的栅极分别和正反时钟信号相连。
全文摘要
本发明涉及一种GIP型液晶显示装置，包括液晶面板和PCB板；所述液晶面板上集成有栅极驱动器；所述PCB板上设置有信号产生器，为所述移位寄存器提供电平信号和正反时钟信号；所述多个级联的移位寄存器按奇偶行分别和所述正反时钟信号相连，在所述电平信号的作用下依次输出栅极线驱动信号；其中，所述液晶面板上设置有信号反馈产生装置，接收来自信号产生器的电平信号并实时产生反馈信号；所述PCB板上设置有反馈信号接收与回馈装置，根据接收到的反馈信号控制信号产生器的输出。本发明提供的GIP型液晶显示装置，通过在GIP架构中设置电压反馈系统，实时调整电平信号，从而避免因驱动电流过小而导致的驱动能力不足的问题。
文档编号G02F1/13GK101598859SQ20091005222
公开日2009年12月9日 申请日期2009年5月31日 优先权日2009年5月31日
发明者丁婕琛, 朱修剑 申请人:上海广电光电子有限公司