基板处理方法

专利名称：基板处理方法
技术领域：
本发明涉及一种基板处理方法，特别地，涉及一种在掩模膜上以极小的间距形成 多个线状部分的基板处理方法。
背景技术：
随着半导体器件的微型化，预想在不久的将来，将要求在半导体器件的制造过程 中，以极小的间距，例如30nm左右的间距在绝缘膜等上设置沟道等，因此，需要在掩模膜上 形成以极小的间距形成的多个线状部分(线部)。就现有的利用激光等的光刻蚀法来说，因为显影宽度的极限为50nm左右，因此， 难以在作为掩模膜的光致抗蚀剂膜上以比50nm更小的间距一次形成多个线部。因此，近年来，开发了双图案(double patterning、二次图形曝光)处理作为在光 致抗蚀剂膜上以极小的间距形成多个线部的技术。就双图案处理的代表例而言，在基板上 形成下层膜、中间层膜和第一抗蚀剂膜后，进行第一次曝光而形成第一抗蚀剂图案。之后， 将第一抗蚀剂图案转印到中间层膜上，在形成第一中间层图案后，在其上形成第二抗蚀剂 膜，进行第二次曝光，形成第二抗蚀剂图案。然后，将第二抗蚀剂图案转印到中间层膜上，形 成具有以极小的间距形成的多个线部的第二中间层图案(例如，参照专利文献1)。但是，作为掩模膜不仅可以使用光致抗蚀剂膜，还可以使用由碳化硅(SiC)等硅 系材料组成的硬掩模。就硬掩模的双图案处理的代表例而言，如图7所示，首先，对由形成 在处理对象膜70上的多个线部71a组成的有机膜71进行蚀刻而使各线部71a的宽度缩小 至30nm左右(图7 (A))，利用CVD (化学气相沉积)处理，用Si (硅)氧化膜72均勻地覆 盖各线部71a和处理对象膜70 (图7 (B))。此时，各线部71a成长为更大宽度的线部72a。 之后，利用异向性蚀刻除去各线部72a之间的氧化膜72和各线部72a的上部的Si氧化膜 72 (图7 (C))。接着，利用灰化处理，除去在各线部72a上露出的有机膜71，各线部72a分别 转换成一对线部74a、74b(图7(D))。由于该一对线部74a、74b之间的间距与线部71a的宽 度大致相同，因此，线部74a、74b能够用作具有大约30nm间距的线部的掩模膜。专利文献1 日本特开2008-258562号公报然而，在除去有机膜71时，入射角与处理对象膜70不垂直的离子射入已除去各线 部72a的有机膜71的空间73，该空间73除其上部外被扩大。结果，每一对线部74a、74b如 “蟹爪”一样，形成一对不对称的侧壁(图7(D))。具体地，一侧的线部的上部前端向另一侧 的线部弯曲。之后，在以每对线部74a、74b(由Si氧化膜72组成)作为掩模来蚀刻处理对 象膜70并在该处理对象膜70上形成开口部75时，进入空间73的离子的一部分冲击各线部 74a、74b的前端弯曲部分并向任意方向反射(参照图7(D)中的细箭头)，该离子不垂直冲 击处理对象膜70。结果，开口部75的截面形状不是纯粹的矩形，呈现中间膨胀的矩形(图 7(E))。

发明内容
本发明的目的是提供一种能够在处理对象膜上形成减少杂乱形状的开口部的基 板处理方法。为了实现上述目的，本发明第一方面记载的基板处理方法对具有处理对象膜、形 成在该处理对象膜上的由多个小宽度的线状部分构成的有机膜和覆盖在上述各线状部分 之间露出的上述处理对象膜以及上述线状部分的硬质膜的基板进行处理，该基板处理方法 的特征在于，包括对上述硬质膜实施蚀刻，使上述有机膜和在各上述线状部分之间的上述 处理对象膜露出的第一蚀刻步骤；选择地除去上述露出的有机膜的灰化步骤；和对残留的 上述硬质膜实施蚀刻的第二蚀刻步骤。本发明第二方面记载的基板处理方法的特征在于在本发明第一方面记载的基板 处理方法中，还包括以在上述第二蚀刻步骤中被实施蚀刻后残留的上述硬质膜作为掩模， 对上述处理对象实施蚀刻的第三蚀刻步骤。本发明第三方面记载的基板处理方法的特征在于在本发明第一或第二方面记载 的基板处理方法中，上述第二蚀刻步骤只持续执行规定的时间。本发明第四方面记载的基板处理方法的特征在于在本发明第一 至第三任意一方 面记载的基板处理方法中，上述基板被载置在施加有用于引入离子的高频电力的载置台上， 在上述第二蚀刻步骤中，对上述载置台施加100W以下的上述用于引入离子的高频电力。本发明第五方面记载的基板处理方法的特征在于在本发明第一至第四任意一方 面记载的基板处理方法中，反复进行上述灰化步骤和上述第二蚀刻步骤。本发明第六方面记载的基板处理方法的特征在于在本发明第一至第五任意一方 面记载的基板处理方法中，上述硬质膜由含有硅的氧化膜组成。为了实现上述目的，本发明第七方面记载的基板处理方法对具有处理对象膜、形 成在该处理对象膜上的第一硬质膜、形成在该第一硬质膜上的由多个小宽度的线状部分构 成的有机膜和覆盖上述各线状部分之间露出的上述第一硬质膜以及上述线状部分的第二 硬质膜的基板进行处理，该基板处理方法的特征在于，包括对上述第二硬质膜实施蚀刻， 使上述有机膜和上述各线状部分之间的上述第一硬质膜露出的第一蚀刻步骤；选择地除去 上述露出的有机膜的灰化步骤；和对残留的上述第二硬质膜以及上述露出的第一硬质膜实 施蚀刻的第二蚀刻步骤。本发明第八方面记载的基板处理方法的特征在于在本发明第七方面记载的基板 处理方法中，还包括以在上述第二蚀刻步骤中被实施蚀刻后残留的上述第二硬质膜和上述 第一硬质膜作为掩模，对上述处理对象实施蚀刻的第三蚀刻步骤。根据本发明第一方面记载的基板处理方法，对覆盖有机膜的硬质膜实施蚀刻而使 有机膜露出，选择地除去该露出的有机膜后，对残留的硬质膜进行蚀刻。在除去有机膜后， 覆盖该有机膜的硬质膜成为一对不对称的线状部分，一侧的线状部分的上部前端向另一侧 的线状部分弯曲，但是，一般来说，有通过蚀刻集中地除去尖端部分的倾向，因此，在之后的 硬质膜的蚀刻中，会集中地除去前端弯曲部分，每对线状部分呈现大致左右对称的形状。因 此，在利用硬质膜上的上述一对线状部分作为掩模膜来蚀刻处理对象膜时，进入一对线状 部分之间的空间的离子不冲击前端弯曲部分，而几乎垂直地冲击处理对象膜。结果，能够形 成在处理对象膜中减少杂乱形状的开口部。
根据本发明第三方面记载的基板处理方法，因为只在规定的时间持续蚀刻一对非 对称线状部分，因此，如果将规定的时间设定为前端弯曲部分被除去的时间以上，则每对线 状部分能够可靠地成形为左右对称形状，并且如果将上述规定的时间设定为一对线状部分 完全被除去的时间以下，则能够可靠地残留一对线状部分，因此，能够防止消灭掩模情况的 发生。根据本发明第四方面记载的基板处理方法，在对一对线状部分实施蚀刻时，因为 对装置台施加的用于引入离子的高频电力在100W以下，因此，不会急速地除去一对线状部 分，能够通过调整蚀刻持续时间而使一对线状部分形成期望的形状。根据本发明第五方面记载的基板处理方法，因为反复进行选择地除去一对线状部 分之间的有机膜和蚀刻一对线状部分，因此，即使在除去有机膜时，一对线状部分之间的空 间扩大而开始产生非对称形状，也能够利用后续的蚀刻除去前端弯曲部分，再次除去残留 的有机膜。因此，能够抑制在除去有机膜时形成非对称形状。根据本发明第七方面记载的基板处理方法，对覆盖第一硬质膜和有机膜的第二硬 质膜实施蚀刻而使第一硬质膜和有机膜露出，选择地除去该露出的有机膜后，对残留的第 二硬质膜和第一硬质膜实施蚀刻。在除去有机膜后，覆盖该有机膜的第二硬质膜成为一对 线状部分，该一对线状部分呈现非对称形状，一侧的线状部分的上部前端向另一侧的线状 部分弯曲，但是，一般来说，有通过蚀刻集中地除去尖端部分的倾向，因此，在之后的第二硬 质膜的蚀刻中，会集中地除去前端弯曲部分，使每对线状部分呈现大致左右对称的形状。这 里，如果一对线状部分的除去量过多，则可能在后续的处理对象膜的蚀刻中，不具有作为掩 模膜的功能，然而，因为在蚀刻第二硬质膜时，虽然除去了露出的第一硬质膜，但没有除去 由第二硬质膜组成的一对线状部分的下面的第一硬质膜，因而能够将一对线状部分转印到 第一硬质膜上，因此，能够使一对线状部分可靠地具有掩模膜的功能。此外，被转印的一对 线状部分形成为以由前端弯曲部分被除去的第一硬质膜组成的一对线状部分作为掩模，因 此，形状几乎不杂乱。所以，在利用转印的一对线状部分作为掩模膜而蚀刻处理对象膜时， 几乎垂直地冲击处理对象膜。结果，能够形成在处理对象膜中减少杂乱形状的开口部。附图的简要说明

图1是简要表示实施作为本发明第一实施方式的基板处理方法的极小间距线部 形成处理的主要部分的等离子体处理装置的构造的截面图。图2是简要表示被实施作为本实施方式涉及的基板处理方法的极小间距线部形 成处理的晶片的构造的放大截面图。图3是表示作为本实施方式涉及的基板处理方法的极小间距线部形成处理的工 序图。图4是表示在被实施图3的极小间距线部形成处理时的各线部的侧部形状的变化的平面图，图4(A)表示被实施图3的极小间距线部形成处理前的侧部形状，图4(B)表示被 实施图3的极小间距线部形成处理后的侧部形状。图5是简要表示被实施作为本发明第二实施方式涉及的基板处理方法的极小间 距线部形成处理的晶片的构造的放大截面图。图6是表示作为本实施方式涉及的基板处理方法的极小间距线部形成处理的工 序图。
图7是表示现有的硬掩模膜中的双图案处理的工序图。符号说明W、W1晶片10等离子体处理装置 12基座，18第一高频电源 37被处理膜38光致抗蚀剂膜38a、40a、42a、42b、46a、46b 线部(line)39、43、44 开口部 40、45Si 氧化膜 41 空间
具体实施例方式下面，参照附图详细说明本发明的实施方式。首先，对涉及本发明第一实施方式的基板处理方法进行说明。图1是简要表示实施作为本发明第一实施方式涉及的基板处理方法的极小间距 线部形成处理的主要部分的等离子体处理装置的构造的截面图。在图1中，等离子体处理装置10具有收容例如直径为300mm的晶片W的腔室11， 在该腔室11内配置有载置半导体器件用的晶片W的圆柱状的基座12 (载置台)。在等离子 体处理装置10中，由腔室11的内侧壁和基座12的侧面形成侧面排气流路13，该侧面排气 流路13具有作为将基座12上方的气体向腔室11外排出的流路的功能。在该侧面排气流 路13的中途配置有排气板14。排气板14是具有多个贯通孔的板状部件，具有将腔室11内部分隔成上部和下部 的分隔板的功能。在由排气板14所分隔的腔室11内部的上部(以下称为“反应室”)15内 产生等离子体。此外，腔室11内部的下部(以下称为“排气室(总管)”)16与将腔室11 内部的气体排出的排气管17连接。排气板14捕获或反射在反应室15内产生的等离子体 以防止向总管16泄漏。排气管17与TMP (涡轮分子泵)和DP (干式泵)(都没有图示)连接，这些泵对腔 室11内进行抽真空来对其进行减压。具体地，DP将腔室11内从大气压减压至中真空状态 (例如，1. 3X IOPa(0. ITorr)以下)，TMP与DP联动将腔室11内减压至具有比中真空状态 更低压力的高真空状态(例如，1.3X10_3Pa(1.0X I(T5Torr)以下)。此外，腔室11内的压 力由APC阀(未图示)控制。腔室11内的基座12通过第一整流器(匹配器)19与第一高频电源18连接，并 通过第二整流器21与第二高频电源20连接。第一高频电源18对基座12施加较低频率， 例如2MHz的用于引入离子的高频电力，第二高频电源20对基座12施加较高的频率，例如 IOOMHz的用于生成等离子体的高频电力。这样，基座12具有作为电极的功能。此外，第一 整流器19和第二整流器21降低从基座12反射的高频电力，从而最大地提高向基座12施 加高频电力的效率。在基座12的上部，配置有内部具有静电电极板22的静电卡盘23。静电卡盘23呈 在具有一定直径的下部圆板状部件上重叠比该下部圆板状部件的直径小的上部圆板状部 件的形状。此外，静电卡盘23由陶瓷构成。静电电极板22与直流电源24连接，如果对静电电极板22施加正的直流电压，则 在晶片W的静电卡盘23侧的面(以下称为“背面”)产生负电位，在静电电极板22与晶片W的背面之间产生电位差，通过由该电位差产生的库仑力或约翰逊 拉别克力将晶片W吸附并保持在静电卡盘23的上部圆板状部件上。此外，在静电卡盘23上以包围被吸附保持的晶片W的方式载置有作为环状部件的 聚焦环25。聚焦环25由导电体，例如与构成晶片W的材料相同的单晶硅构成。因为聚焦环 25由导电体构成，因此，等离子体的分布区域不仅在晶片W上，而且扩大至该聚焦环25上， 并且晶片W的周缘部上的等离子体的密度被维持与该晶片W的中央部上的等离子体的密度 相同的程度。这样，能够确保对晶片W全面实施的等离子体蚀刻处理的均勻性。在基座12的内部，设置有例如沿圆周方向延伸的环状的冷却室26。低温制冷剂例 如冷水或galden (注册商标)(热传导液)通过制冷剂用配管27从冷机单元(未图示)被 循环供给该冷却室26。利用该低温制冷剂被冷却的基座12通过静电卡盘23对晶片W和聚 焦环25进行冷却。在静电卡盘23的上部圆板状部件的上面吸附保持晶片W的部分(以下称为“吸附 面”)开设有多个传热气体供给孔28。该多个传热气体供给孔28通过传热气体供给管线29 与传热气体供给部(未图示)连接，该传热气体供给部通过传热气体供给孔28向吸附面和 晶片W的背面的间隙供给作为传热气体的He (氦)气体。向吸附面和晶片W的背面的间隙 供给的氦气有效地向静电卡盘23传递晶片W的热量。喷淋头30以与基座12相对的方式配置在腔室11的天井部(顶部)。喷淋头30 具有上部电极31、可装卸地吊起上部电极31的冷却板32和覆盖该冷却板32的盖体33。上 部电极31由具有多个贯通其厚度方向的气体孔34的导电性圆板状部件组成。此外，在冷 却板32的内部设置有缓冲室35，该缓冲室35与处理气体导入管36连接。在等离子体处理装置10中，从处理气体导入管36供给到缓冲室35的处理气体通 过气体孔34被导入到反应室15内部，该被导入的处理气体通过从第二高频电源20经由基 座12施加到反应室15内部的用于生成等离子体的高频电力被激励而成为等离子体。该等 离子体通过由第一高频电源18向基座12施加的用于引入离子的高频电力被引向载置晶片 W，对该晶片W实施等离子体蚀刻处理。上述的等离子体处理装置10的各构成部分的动作由等离子体处理装置10所具有 的控制部(未图示)的CPU根据对应于等离子体蚀刻处理的程序控制。图2是简要表示被实施作为本实施方式涉及的基板处理方法的极小间距线部形 成处理的晶片的构造的放大截面图。在图2中，晶片W具有形成在被处理膜37 (处理对象膜)上的光致抗蚀剂膜38。 被处理膜37由例如多晶硅组成。此外，光致抗蚀剂膜38由例如正型感光性树脂组成，光致 抗蚀剂膜38由光刻法被形成为具有多个线部(线状部分)38a，并在每处具有使被处理膜 37露出的开口部39。各线部38a的宽度在通过光刻法处理之后直径约为60nm以上，但通 过使用氧自由基的灰化等，将各线部38a的宽度缩小到约30nm。该晶片W，通过后述的极小间距线部形成处理，使用宽度为约30nm的线部38a，在 掩模膜中形成宽度与该线部38a的宽度大致相同的开口部41。图3是表示本实施方式涉及的基板处理方法的极小间距线部形成处理的工序图。在图3中，首先，准备晶片W并将其搬入未图示的成膜装置(图3 (A))，对该晶片W 实施CVD处理，在其表面形成Si氧化膜40 (硬质膜)。此时，由于Si氧化膜40各向同性(等方性)地堆集，因此，该Si氧化膜40覆盖在各线部38a和开口部39中露出的被处理膜 37，各线部38a成长为宽度更宽的线部40a (图3(B))。接着，将晶片W从成膜装置中搬出，再搬入到等离子体处理装置10的腔室11内 部，并将其载置到基座12上。之后，从喷淋头30向反应室15内部导入含CF4气体的处理气 体，从第二高频电源20向反应室15内部施加用于生成等离子体的高频电力，使CF4气体生 成等离子体，再从第一高频电源18向基座12施加用于引入离子的高频电力，将生成的等离 子体中的离子向晶片W引入。此时，在图中的上下方向蚀刻并除去(各向异性蚀刻)Si氧 化膜40 (第一蚀刻步骤)。继续该各向异性蚀刻，直到除去线部40a的顶部露出内部线部38a，并除去线部 40a之间的Si氧化膜40而在开口部39中露出被处理膜37为止(图3(C))。接着，从喷淋头30向反应室15内部导入含O2气体的处理气体，向反应室15内部 施加用于生成等离子体的高频电力，使O2气体生成等离子体，再向基座12施加用于引入离 子的高频电力，将生成的等离子体中的离子向晶片W引入。此时，利用灰化除去在各线部 40a中露出的线部38a而形成空间41 (灰化步骤)，各线部40a转换成一对线部42a、42b，但 是，由入射角与被处理膜37不垂直的离子而以形成一对非对称侧壁的方式成形为一对线 部42a、42b。具体地，呈现一侧线部的上部前端向另一侧线部弯曲的非对称形状(图3(D))。接着，从喷淋头30向反应室15内部导入含CF4气体的处理气体，向反应室15内 部施加用于生成等离子体的高频电力，由CF4气体生成等离子体，再向基座12以例如100W 施加用于引入离子的高频电力，将生成的等离子体中的离子向晶片W引入。此时，由Si氧 化物组成的一对线部42a、42b在图中的上下方向被蚀刻而使高度缩小，但是，一般来说，等 离子体蚀刻存在离子集中于尖端部分的倾向，优先除去该尖端部分。因此，如果对一对线部 42a、42b持续蚀刻一定的时间(规定的时间)以上，则集中地除去前端弯曲部分，并且由于 缩小了一对线部42a、42b的高度而成形为各线部42a、42b分别左右对称的形状(图3(E))。此外，如图4(A)所示，从上方俯看晶片W时，除去线部38a后的各线部42a、42b的 侧部不呈直线状，而具有凹凸。也就是说，各线部42a、42b的宽度不定而产生偏差，所谓的 LffR(Line WidthRoughness (线宽粗糙度))大，但是，如果通过上述的CF4气体的等离子体 进行蚀刻，由于集中地除去各线部42a、42b侧部的凸部，因而各线部42a、42b侧部的形状光 滑，能够使LWR降低(图4(B))。回到图3，从喷淋头30向反应室15内部导入含HBr气体的处理气体，向反应室 15内部施加用于生成等离子体的高频电力，由CF4气体生成等离子体，再向基座12施加用 于引入离子的高频电力，将生成的等离子体中的离子向晶片W引入。此时，对没有被成形 为分别左右对称形状的线部42a、42b覆盖的被处理膜37进行蚀刻(第三蚀刻步骤)，在被 处理膜37上形成与开口部39对应的开口部43，并且形成与一对线部42a、42b之间的间隙 (gap)对应的开口部44。此处，由于各线部42a、42b不呈现非对称形状，因此，进入一对线部 42a、42b之间的间隙的离子不冲击前端弯曲部分，而几乎垂直地冲击被处理膜37。结果，开 口部44的截面形状不杂乱，该截面形状呈现相对于被处理膜37几乎垂直的矩形形状(图 3(F))。根据图3的处理，对覆盖各线部38a的Si氧化膜40实施蚀刻而使各线部38a露 出，选择地除去该露出的线部38a后，对残留的Si氧化膜40 (一对线部42a、42b)实施蚀刻，因此，集中地除去一对线部42a、42b的前端弯曲部分，线部42a、42b呈现出分别左右对称的形状。结果，在蚀刻被处理膜37时，能够在被处理膜37上形成减少杂乱形状的开口部44。根据图3的处理，因为持续一定时间以上地对呈现非对称形状的线部42a、42b实 施蚀刻，因此，如果将一定时间设定成前端弯曲部分被除去的时间以上，则线部42a、42b能 够可靠地形成为左右对称形状，并且如果将上述一定时间设定为线部42a、42b完全被除去 的时间以下，则能够可靠地地残留线部42a、42b，因此，能够防止消灭用于被处理膜37蚀刻 的掩模膜。此外，在优先缩小LWR的情况下，可以将上述一定时间设定为各线部42a、42b 的侧部的凸部被除去的时间以上。通过设定对应于这样的目的的一定时间，能够使各线部 42a、42b的形状形成为期望的形状。根据图3的处理，在对一对线部42a、42b实施蚀刻时，对基座12施加的用于引入 离子的高频电力为100W，但是，施加的高频电力也可以小于100W。若用于引入离子的高频 电力小，则不会急剧地除去线部42a、42b，这样，能够通达调整蚀刻的持续时间使线部42a、 42b容易地形成期望的形状。此外，即使不向基座12施加用于引入离子的高频电力，只发生 由用于生成等离子体的高频电力引起的自偏压，也能够对线部42a、42b实施弱的蚀刻，因 此，用于引入离子的高频电力也可以为0W。在上述图3的处理中，分别只进行一次线部38a的选择性除去(灰化)和对线部 42a、42b(Si氧化膜40)的蚀刻，但是，也可以交替反复进行上述灰化和对线部42a、42b的蚀 亥IJ。这种情况下，在线部40a中，如果在除去线部38a的过程中，除去空间41的上部并扩大 空间41而开始发生非对称形状，则暂时中断上述灰化，进行线部42a、42b的蚀刻。此时，除 去最初产生的前端弯曲部分。之后，再开始上述灰化，选择地除去残留的线部38a。这样，能 够在灰化中抑制非对称形状的生成。此外，上述灰化和对线部42a、42b的蚀刻的反复次数 并不局限于此。在上述晶片W中，利用CVD处理形成Si氧化膜40，但也可以不减小晶片W中 光致抗蚀剂膜38的各线部38a的宽度，利用含BTBAS等Si的气体以及使用氧自由基的 MLD (Molecular Layer D印osition、分子层沉积)形成Si氧化膜40。这种情况下，因为消 耗了 Si氧化膜40形成中光致抗蚀剂膜38中的C，因而缩小了各线部38a的宽度。因此，能 够与Si氧化膜40的形成同时进行光致抗蚀剂膜38的各线部38a的宽度的减小。在上述图3的处理中，使用Si氧化膜40作为硬质膜，但是，作为硬质膜只要是能 够确保对光致抗蚀剂膜38和被处理膜37选择比的膜即可，例如也可以使用S0G(Spin On Glass、旋涂玻璃)膜或SiC膜。下面，对本发明第二实施方式涉及的基板处理方法进行说明。本实施方式的构成及作用与上述的第一实施方式基本相同，与第一实施方式的不 同点仅仅在于被实施极小间距线部形成处理的晶片在光致抗蚀剂膜下具有Si氧化膜这方 面。因此，省略对重复构成和作用的说明，以下对不同的构成和作用进行说明。图5是简要表示被实施作为本发明第二实施方式的基板处理方法的极小间距线 部形成处理的晶片的构造的放大截面图。在图5中，晶片Wl包括形成在被处理膜37(处理对象膜)上的Si氧化膜45 (第 一硬质膜)和形成在该Si氧化膜45上的光致抗蚀剂膜38。光致抗蚀剂膜38由宽度为约 30nm的多个线部38a组成，并在每处具有使被处理膜37露出的开口部39。
图6是表示本实施方式涉及的基板处理方法的极小间距线部形成处理的工序图。在图6中，首先准备晶片Wl (图6㈧)，进行图3处理中的CVD处理，以Si氧化膜 40 (第二硬质膜)覆盖各线部38a和在开口部39中露出的Si氧化膜45 (图6 (B))，接着， 第一次对Si氧化膜40实施在图3处理中的利用CF4气体的等离子体的蚀刻(第一蚀刻步 骤)，除去线部40a的顶部使内部的线部38a露出，并且除去线部40a之间的Si氧化膜40 使开口部39中的Si氧化膜45露出(图6(C))。接着，对露出的线部38a实施图3处理中的灰化，选择地除去线部38a，形成空间 41(灰化步骤)，此时，从线部40a转换的一对线部42a、42b也被形成为呈现非对称形状(图 6 0 ))。然后，第二次对一对线部42a、42b实施在图3处理中利用CF4气体等离子体的蚀 刻(第二蚀刻步骤)。此时，集中地除去一对线部42a、42b形成的前端弯曲部分，且各线部 42a、42b被形成为分别左右对称的形状。然而，为了缩小各线部42a、42b的高度，例如在被 实施图3处理的晶片W中，如果经长时间持续进行蚀刻，则Si氧化膜40的除去量就多，因 而各线部42a、42b损坏，不能使各线部42a、42b之间的间隙的形状保持正常，在后续的被处 理膜37的蚀刻中，各线部42a、42b有可能不具有作为掩模膜的功能。
另一方面，在晶片Wl中，在各线部42a、42b的下面形成有Si氧化膜45，在一对线 部42a、42b的蚀刻时，虽然在开口部39中露出的Si氧化膜45被除去，但是，各线部42a、 42b下面的Si氧化膜45不被除去，因此，能够将一对线部42a、42b转印到Si氧化膜45上， 结果，能够得到可以正常保持其间间隙的形状的一对线部46a、46b(图6(E))。接着，实施图3处理中的被处理膜37的蚀刻(第三蚀刻步骤)。此时，各线部42a、 42b不呈现非对称形状，此外，由于正常地保持了一对线部46a、46b之间的间隙的形状，因 此被处理膜37的开口部44呈现截面形状不杂乱，且其截面形状相对于被处理膜37可靠地 垂直的矩形形状(图6(F))。根据图6的处理，对覆盖各线部38a的Si氧化膜40实施蚀刻而使各线部38a露 出，并且在开口部39中使Si氧化膜45露出，选择地除去该露出的线部38a后，对残留的Si 氧化膜40 ( —对线部42a、42b)和露出的Si氧化膜45实施蚀刻，因此，集中地除去一对线 部42a、42b的前端弯曲部分，使线部42a、42b呈现出分别大致左右对称的形状，并且形成正 常地保持在该线部42a、42b下面其间间隙的形状的一对线部46a、46b。结果，在蚀刻被处理 膜37时，能够在被处理膜37上可靠地形成减少杂乱形状的开口部44。在上述各实施方式中，被实施极小间距线部形成处理的基板不局限于半导体器件 用的晶片，也可以是含LCD(液晶显示器)等的FPD(平板显示器)等中使用的各种基板、光 掩模、CD基板或印刷基板等。此外，本发明的目的也可以通过向计算机(例如控制部)提供存储有实现上述各 实施方式的功能的软件程序的存储介质，计算机的CPU读取并执行存储介质上存储的程序 而实现。此时，从存储介质读取的程序代码自身实现了上述各实施方式的功能，因此，程序 代码及存储该程序代码的存储介质构成了本发明。作为用于供给程序代码的存储介质，只要是能够存储上述程序代码的例如RAM、 NV-RAM、软盘(注册商标)、硬盘、光磁盘、CD-ROM、CD-R、CD-RW、DVD (DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)等光盘、磁带、非易失性存储卡、其它的ROM等即可。或者，上述程序代码 也可以通过从连接于互联网、商用网络或局域网的未图示的其它的计算机或数据库等下载 而向计算机提供。此外，通过执行计算机读取的程序代码，不仅能够实现上述各实施方式的功能，而 且能够根据该程序代码的指示，通过CPU操作的OS (操作系统)等进行实际处理的一部分 或全部，通过该处理实现上述各实施方式的功能的情况也包括在本发明中。此外，将从存储介质读取的程序代码写入插入计算机的功能扩展板或与计算机连接的功能扩展单元所具有的存储器中后，根据该程序代码的指示，该功能扩展板或功能扩 展单元所具有的CPU进行实际处理的一部分或全部，通过该处理实现上述各实施方式的功 能的情况也包括在本发明中。上述程序代码的情况，也可以为目标代码(object code)、通过解释程序 (interpreter)执行的程序代码、供给OS的脚本数据(Script data)等的情况。
权利要求
一种基板处理方法，对具有处理对象膜、形成在该处理对象膜上的由多个小宽度的线状部分构成的有机膜和覆盖在各所述线状部分之间露出的所述处理对象膜以及所述线状部分的硬质膜的基板进行处理，该基板处理方法的特征在于，包括对所述硬质膜实施蚀刻，使所述有机膜和各所述线状部分之间的所述处理对象膜露出的第一蚀刻步骤；选择地除去所述露出的有机膜的灰化步骤；和对残留的所述硬质膜实施蚀刻的第二蚀刻步骤。
2.根据权利要求1所述的基板处理方法，其特征在于该基板处理方法还包括以在所述第二蚀刻步骤中被实施蚀刻后残留的所述硬质膜作 为掩模，对所述处理对象膜实施蚀刻的第三蚀刻步骤。
3.根据权利要求1或2所述的基板处理方法，其特征在于 所述第二蚀刻步骤只持续执行规定的时间。
4.根据权利要求1或2所述的基板处理方法，其特征在于所述基板被载置在施加有用于引入离子的高频电力的载置台上， 在所述第二蚀刻步骤中，对所述装置台施加100W以下的所述用于引入离子的高频电力。
5.根据权利要求1或2所述的基板处理方法，其特征在于 反复进行所述灰化步骤和所述第二蚀刻步骤。
6 根据权利要求1或2所述的基板处理方法，其特征在于 所述硬质膜由含硅的氧化膜构成。
7.一种基板处理方法，对具有处理对象膜、形成在该处理对象膜上的第一硬质膜、形成 在该第一硬质膜上的由多个小宽度的线状部分构成的有机膜和覆盖在各所述线状部分之 间露出的所述第一硬质膜以及所述线状部分的第二硬质膜的基板实施处理，该基板处理方 法的特征在于，包括对所述第二硬质膜实施蚀刻，使所述有机膜和各所述线状部分之间的所述第一硬质膜 露出的第一蚀刻步骤；选择地除去所述露出的有机膜的灰化步骤；和对残留的所述第二硬质膜和所述露出的第一硬质膜实施蚀刻的第二蚀刻步骤。
8.根据权利要求7所述的基板处理方法，其特征在于该基板处理方法还包括以在所述第二蚀刻步骤中被实施蚀刻后残留的所述第二硬质 膜和所述第一硬质膜作为掩模，对所述处理对象实施蚀刻的第三蚀刻步骤。
全文摘要
本发明提供了一种基板处理方法，该基板处理方法能够在处理对象膜上形成减少杂乱形状的开口部。在具有被处理膜(37)、形成在被处理膜(37)上的由多个小宽度的线部(38a)组成的光致抗蚀剂膜(38)和覆盖在各线部(38a)之间露出的被处理膜(37)以及线部(38a)上的Si氧化膜(40)的晶片W上，对Si氧化膜(40)实施蚀刻，使光致抗蚀剂膜(38)和各线部(38a)之间的被处理膜(37)露出，选择地除去露出的光致抗蚀剂膜(38)，再对残留的Si氧化膜(40)(一对线部(42a、42b))实施蚀刻。
文档编号G03F7/00GK101833239SQ201010132410
公开日2010年9月15日 申请日期2010年3月10日 优先权日2009年3月10日
发明者山下扶美子, 栉引理人, 西村荣一 申请人:东京毅力科创株式会社