专利名称：晶体管阵列基板的制作方法
技术领域：
本发明是有关于一种应用于显示器的主动组件阵列基板(active array substrate)，且特别是有关于一种晶体管阵列基板。
背景技术：
现今的液晶显示器(Liquid Crystal Display，LCD)多半使用多个半导体晶体管(semiconductor transistor)来显示影像。一般而言，液晶显示器具有多个液 晶电容(liquid crystal capacity)，而这些液晶电容通常是由多个像素电极(pixel electrode)、液晶层与彩色滤光基板(color filter substrate)所形成。这些半导体晶体 管能输入电流至这些液晶电容，以对液晶电容进行充电。如此，液晶层内的液晶分子得以转 动，促使液晶显示器显示影像。承上述，半导体晶体管输入至液晶电容的电流以及半导体晶体管的电子迁移率 (electron mobility)二者基本上是呈正比，而电子迁移率会受到温度的影响而改变。当半 导体晶体管处于温度偏高的环境时，电子迁移率会增加，而输入至液晶电容的电流也会增 加。当半导体晶体管处于温度偏低的环境时，电子迁移率会降低，而输入至液晶电容的电流 也会降低。因此，当液晶显示器处于温度偏低的环境时，液晶电容从半导体晶体管所接收到 的电流会减少，以至于容易发生液晶电容充电不足的情形。一旦发生液晶电容充电不足的 情形，则液晶显示器不能显示正确的灰阶颜色，导致液晶显示器所显示的影像发生色彩失 真的问题。
发明内容
本发明提供一种晶体管阵列基板，以减少液晶显示器处于温度偏低的环境时，液 晶电容发生充电不足的情形。本发明提供一种晶体管阵列基板，包括一基板、一像素阵列(pixel array)、多个 电阻与多个半导体晶体管。像素阵列、这些电阻与这些半导体晶体管皆配置在基板上。像 素阵列包括多条扫描线(scan line)。各个电阻电性连接其中一扫描线，而各个半导体晶体 管电性连接其中一扫描线与其中一电阻。这些扫描线能一第一电压与一第二电压。第二电 压大于第一电压。在本发明一实施例中，上述像素阵列还包括多条数据线(data line)以及多个像 素单元(pixel unit)。这些数据线与这些扫描线彼此交错，而这些像素单元电性连接这些 扫描线与这些数据线。在本发明一实施例中，上述晶体管阵列基板还包括一第一配线以及一第二配线。 第一配线配置在基板上，并电性连接这些半导体晶体管，其中第一配线能传输第一电压至 这些半导体晶体管。第二配线配置在基板上，并电性连接这些电阻，其中第二配线能传输第二电压至这些电阻。在本发明一实施例中，上述第一配线与第二配线彼此并列，并且皆与这些数据线 并列。在本发明一实施例中，各个半导体晶体管为场效晶体管(field-effect transistor)，并且包括一栅极(gate)、一源极(source)以及一漏极(drain)。栅极用于接 收一脉冲信号(pulse signal)。源极电性连接第一配线。漏极电性连接电阻与扫描线。在本发明一实施例中，各个像素单元包括一像素晶体管(pixel transistor)以及 一像素电极。像素晶体管电性连接其中一扫描线与其中一数据线，而像素电极电性连接像 素晶体管。在本发明一实施例中，这些像素晶体管与这些半导体晶体管皆为薄膜晶体管 (Thin-fiIm Transistor, TFT)。藉由这些半导体晶体管与电阻，以及半导体晶体管随温度而改变的电子迁移率， 在液晶显示器处于温度偏低的环境时，本发明能提高像素晶体管对液晶电容的充电能力， 进而减少液晶电容发生充电不足的情形。为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合所附 图式，作详细说明如下。
图IA是本发明一实施例的晶体管阵列基板的电路示意图。图IB是图IA中区域A内的脉冲信号与扫描线所传输的电压的时序示意图。图IC是图IA中区域A内的等效电路示意图。
具体实施例方式图IA是本发明一实施例的晶体管阵列基板的电路示意图。请参阅图1A，晶体管阵 列基板100可以应用于液晶显示器，并且包括一基板110、一像素阵列120、多个电阻130与 多个半导体晶体管140。像素阵列120、这些电阻130与这些半导体晶体管140皆配置在基 板110上，且这些半导体晶体管140与电阻130皆电性连接像素阵列120。详细而言，像素阵列120包括多条扫描线122s、多条数据线122d以及多个像素单 元124，而各个像素单元IM包括一像素晶体管M2以及一像素电极对4，其中这些像素晶 体管242可皆为半导体晶体管，且可以是薄膜晶体管。各个像素电极244可以是透明导电 层，例如铟锡氧化物层(Indium Tin Oxide layer, ITO layer)或铟锌氧化物层(Indium Zinc Oxide layer, IZO layer)。这些数据线122d与这些扫描线12 彼此交错，其中各个像素晶体管M2电性连 接其中一扫描线12 与其中一数据线122d，而各个像素电极244电性连接其中一像素晶体 管M2。详细而言，像素晶体管242还可以是一种场效晶体管，所以像素晶体管242可以包 括一栅极G1、一漏极Dl以及一源极Si，其中栅极Gl连接扫描线12 ，源极Sl连接数据线 122d，而漏极Dl连接像素电极对4。这些像素晶体管对2皆具有一临界电压(threshold voltage).当其中一扫描线 12 所传输至栅极Gl的电压大于临界电压时，与此扫描线12 电性连接的像素晶体管242会被开启，并使从数据线122d而来的像素电压(pixel voltage)输入到像素电极M4。 藉此，像素电极244可以与彩色滤光基板(未绘示)之间产生电场，以使液晶分子转动，促使 液晶显示器显示影像。各个电阻130电性连接其中一扫描线122s，且电阻130例如是弯弯曲曲或粗细不 一的导线，或是源极与栅极相连的晶体管。各个半导体晶体管140电性连接其中一扫描线 12 与其中一电阻130。此外，一第一电压Vl能输入至这些半导体晶体管140，而丨第二电 压V2能输入至这些电阻130。此外，这些扫描线12 能接收第一电压Vl与第二电压V2。第二电压V2大于第一电压Vl，而且第二电压V2大于像素晶体管242的临界电压， 第一电压Vl的电压值小于像素晶体管M2的临界电压。因此，当扫描线12 接收第一电 压Vl时，像素晶体管242处于关闭的状态，此时像素电压基本上不会输入至像素电极M4。 当扫描线12 接收第二电压V2时，像素晶体管242处于开启的状态，此时像素电压可输入 至像素电极对4。各个半导体晶体管140可以是薄膜晶体管，且还可以是场效晶体管，所以各个半 导体晶体管140也可包括一栅极142g、一源极14 以及一漏极142d。栅极142g用于接收 一脉冲信号V3，源极14 用于接收第一电压VI，而漏极142d电性连接电阻130与扫描线 12 ，其中脉冲信号V3可以是由驱动电路(driver circuit,未绘示)所输出，而此驱动电 路例如是集成电路(integrated circuit, IC)。晶体管阵列基板100可以还包括一第一配线150以及一第二配线160，而第一第 一配线150与第二配线160皆配置在基板110上。第一配线150电性连接这些半导体晶体 管140，而第二配线160电性连接这些电阻130，如图IA所示。此外，第一配线150可以与 第二配线160彼此并列，并且皆可与这些数据线122d并列。第一电压Vl与第二电压V2例如是由驱动电路所提供，而此驱动电路可为集成电 路，其中第一配线150与第二配线160皆可以连接此驱动电路，而第一配线150能传输第一 电压Vl至这些半导体晶体管，第二配线160能传输第二电压V2至这些电阻130。如此，扫 描线12 得以接收第一电压Vl与第二电压V2。图IB是图IA中区域A内的脉冲信号与扫描线所传输的电压的时序示意图。请参 阅图IA与图1B，脉冲信号V3具有一低电压脉冲Ll与一高电压脉冲Hl，其中低电压脉冲Ll 的电压小于半导体晶体管140的临界电压，而高电压脉冲Hl的电压大于半导体晶体管140 的临界电压。因此，当半导体晶体管140的栅极142g接收到低电压脉冲Ll时，半导体晶体管 140会处于关闭的状态，以至于扫描线12 能接收第二电压V2，进而让像素电压输入至像 素电极M4。当半导体晶体管140的栅极142g接收到高电压脉冲Hl时，半导体晶体管140会 处于开启的状态。此时，源极14 与漏极142d 二者之间处于电性导通的状态，所以扫描线 12 能接收第一电压VI。由此可知，当其中一半导体晶体管140接收到高电压脉冲Hl时，电性连接此半导 体晶体管140的扫描线12 会输出关闭像素晶体管M2的第一电压Vl ；当其中一半导体 晶体管140接收到低电压脉冲Ll时，电性连接此半导体晶体管140的扫描线12 会输出 开启像素晶体管M2的第二电压V2。可见，彼此电性连接的一个半导体晶体管140与一个电阻130可以形成一反向器(inverter)。图IC是图IA中区域A内的等效电路示意图，其中电阻Rl为半导体晶体管140的 内电阻(internal resistance)，而端点01为扫描线122s的输入端。请参阅图IA与 图1C， 半导体晶体管140的电子迁移率会受到温度的影响而改变。当半导体晶体管140处于温度 偏低的环境时，电子迁移率会减少，所以电阻Rl会变大。从图IC来看，可以得知，电阻Rl与电阻130串联，所以通过电阻Rl的电流与电阻 130的电流，二者的电流值基本上是相等的，因此利用奥姆定律(Ohm’ s law)以及克希荷夫 电流定律(Kirchhoff，s current laws)，可以推导出以下的公式(1)
Vo = (VhXRl) / (R1+R2)........................公式(1)
Vo是端点01的电压值，其相当于第二电压V2刚经过电阻130之后的电压值；Vh是第 二电压V2与第一电压Vl 二者的差值；R2是电阻130的电阻值；而Rl是电阻Rl的电阻值， 其中R2与Vh皆为定值(constant)。从公式(1)可以得知，当电阻Rl的电阻值变大时，端点01的电压值(即Vo)也会 变大，因此即使晶体管阵列基板100处于温度偏低的环境，扫描线122s会接收到较高电压 的第二电压V2。如此，可以增加液晶电容所接收到的电流，提高像素晶体管242对液晶电容 的充电能力，进而减少液晶电容发生充电不足的情形。综上所述，由于本发明的晶体管阵列基板所包括的这些半导体晶体管以及这些电 阻能形成多个分别电性连接这些扫描线的反向器，且在等效电路中，半导体晶体管的内电 阻与电阻串联，因此即使晶体管阵列基板处于温度偏低的环境，本发明能提高像素晶体管 对液晶电容的充电能力。如此，当液晶显示器处于温度偏低的环境时，本发明能减少液晶电 容发生充电不足的情形。虽然本发明以较佳实施例公开如上，然其并非用以限定本发明，任何熟习相像技 艺者，在不脱离本发明的精神和范围内，所作更动与润饰的等效替换，仍为本发明的专利保 护范围内。
权利要求
1.一种晶体管阵列基板，其特征在于，包括 一基板；一像素阵列，配置在该基板上，并且包括多条扫描线； 多个电阻，配置在该基板上，且各该电阻电性连接其中一扫描线；以及 多个半导体晶体管，配置在该基板上，且各该半导体晶体管电性连接其中一扫描线与 其中一电阻，该些扫描线能接收一第一电压以及一第二电压，其中该第二电压大于该第一 电压。
2.如权利要求1所述的晶体管阵列基板，其特征在于，该像素阵列还包括 多条数据线，与该些扫描线彼此交错；以及多个像素单元，电性连接该些扫描线与该些数据线。
3.如权利要求2所述的晶体管阵列基板，其特征在于，还包括一第一配线，配置在该基板上，并电性连接该些半导体晶体管，其中该第一配线能传输 该第一电压至该些半导体晶体管；以及一第二配线，配置在该基板上，并电性连接该些电阻，其中该第二配线能传输该第二电 压至该些电阻。
4.如权利要求3所述的晶体管阵列基板，其特征在于，该第一配线与该第二配线彼此 并列，并且皆与该些数据线并列。
5.如权利要求3所述的晶体管阵列基板，其特征在于，各该半导体晶体管为场效晶体 管，并包括一栅极，用于接收一脉冲信号； 一源极，电性连接该第一配线；以及 一漏极，电性连接该电阻与该扫描线。
6.如权利要求2所述的晶体管阵列基板，其特征在于，各该像素单元包括 一像素晶体管，电性连接其中一扫描线与其中一数据线；以及一像素电极，电性连接该像素晶体管。
7.如权利要求6所述的晶体管阵列基板，其特征在于，该些像素晶体管与该些半导体 晶体管皆为薄膜晶体管。
全文摘要
一种晶体管阵列基板，包括一基板、一像素阵列、多个电阻与多个半导体晶体管。像素阵列、这些电阻与这些半导体晶体管皆配置在基板上。像素阵列包括多条扫描线。各个电阻电性连接其中一扫描线，而各个半导体晶体管电性连接其中一扫描线与其中一电阻。这些扫描线能接收一第一电压与一第二电压。第二电压大于第一电压。
文档编号G02F1/1362GK102096257SQ20101054569
公开日2011年6月15日 申请日期2010年11月16日 优先权日2010年11月16日
发明者吴纪良 申请人:中华映管股份有限公司, 华映视讯(吴江)有限公司