专利名称：低偏振相关损耗的光分路器芯片的制作方法
技术领域：
本实用新型涉及一种光通信的应用领域，特别是一种低偏振相关损耗的光分路器芯片。
背景技术：
偏振相关损耗(PDL)是光器件或系统在所有偏振状态下的最大传输差值。它是光 设备在所有偏振状态下最大传输和最小传输的比率。PDL对于光器件的表征至关重要，实际 上，每个器件都表现为一种偏振相关传输，由于传输信号的偏振不仅仅局限于光纤网络之 内，因此器件的插入损耗随偏振状态而异，这种效应会沿传输链路不可控制的增长，给传输 质量带来严重的影响。芯片是光分路器的核心部件，传统的芯片是由衬底、芯层和上包层组成。目前，在 实际生产过程中，我们采用的是半导体制造工艺，IC半导体工艺中的刻蚀深度为几十纳米 或者几百纳米，而硅基SW2平面光波导工艺其波导刻蚀深度为几个微米甚至十几个微米， 这就需要在工艺制造中更加重视刻蚀的各向异性和刻蚀选择比的控制以及刻蚀掩膜材料 的选择，这就为设计和生产带来了非常大的困难，很难实现批量化生产，产品的质量也很难 得到保证。
发明内容本实用新型的目的是为了解决上述技术的不足而提供一种通过对器件制造工艺 的质量控制和优化，实现PDL的降低、大规模批量生产的低偏振相关损耗的光分路器芯片。为了达到上述目的，本实用新型所设计的一种低偏振相关损耗的光分路器芯片， 它包括衬底、芯层和上包层，在衬底和芯层之间设有下包层，在芯层上设有光路，上包层在 芯层的上方。作为优选，所述的光路设在芯层的四周。本实用新型提供的一种低偏振相关损耗的光分路器芯片，通过对器件制造工艺的 质量控制和优化，充分保证了刻蚀的垂直度，从而实现了低偏振相关损耗，并且容易实现大 批量生产，提高产品的合格率，降低生产成本。
图1是本实用新型实施例工艺结构图；图2是本实用新型实施例光路结构图。其中衬底1、芯层2、上包层3、下包层4、光路5、上方6、铬层7、光刻胶8。
具体实施方式
下面通过实施例结合附图对本实用新型作进一步的描述。实施例1 [0013]如图2所示，本实施例提供的一种低偏振相关损耗的光分路器芯片，它包括衬底 1、芯层2和上包层3，在衬底1和芯层2之间设有下包层4，在芯层2上设有光路5，上包层 3在芯层2的上方6。作为优选，所述的光路5设在芯层2的四周。如图1所示，本实施例提供的一种低偏振相关损耗的光分路器芯片的加工工艺(1)选择石英作为衬底1材料，对其表面进行抛光；(2)在石英上沉积下包层4和芯层2 ；(3)采用电子束蒸发镀膜机沉积铬作为掩膜，保证刻蚀的垂直度；(4)在铬层7上涂抹光刻胶8 ；(5)在光刻胶8上进行光刻，将图形转移到光刻胶8上；(6)采用干法刻蚀的方法将没有被光刻胶8挡住的铬层7去除；(7)用丙酮和无水乙醇进行清洗，去除留在图形铬层7上的光刻胶8 ；(8)采用干法刻蚀的方法，将没有被铬层7挡住的芯层2去除；(9)采用湿法刻蚀的方法，去除留在图形芯层2上的铬；(10)沉积上包层3，将芯层2覆盖。
权利要求1.一种低偏振相关损耗的光分路器芯片，它包括衬底(1)、芯层(2)和上包层(3)，其 特征是在衬底(1)和芯层( 之间设有下包层G)，在芯层( 上设有光路(5)，上包层(3) 在芯层⑵的上方(6)。
2.根据权利要求1所述的低偏振相关损耗的光分路器芯片，其特征是所述的光路(5) 设在芯层O)的四周。
专利摘要本实用新型公开了低偏振相关损耗的光分路器芯片，它包括衬底、芯层和上包层，在衬底和芯层之间设有下包层，在芯层上设有光路，上包层在芯层的上方。这种低偏振相关损耗的光分路器芯片实现了大批量生产，通过对器件制造工艺的质量控制和优化，充分保证了刻蚀的垂直度，从而实现了低偏振相关损耗提高产品的合格率，降低生产成本。
文档编号G02B6/125GK201892759SQ201020615258
公开日2011年7月6日 申请日期2010年11月19日 优先权日2010年11月19日
发明者刘勇, 尹爽, 符建 申请人:杭州天野通信设备有限公司