专利名称：横向排列的像素结构的制作方法
技术领域：
本发明涉及显示技术领域，尤其是涉及一种横向排列的像素结构。
背景技术：
现有技术中，显示面板的一个主像素区的三个子像素区的排列从左到右分别为 R(红)，G(绿)，B(蓝)，其中，每个主像素区为正方形或者圆形，每个子像素区为长方形，且每个子像素区的短边与栅极线基本并行，每个子像素区的长边与数据线基本平行，通常这种子像素区的排列方式称为纵向排列。
通常，在3D显示中，为了让人的左右眼看到不同的图像，置于显示面板前的光栅格子需要纵向排列，其中，一个光栅格子的大小与一个主像素区的大小相近；由于光栅格子所在的玻璃板与显示面板组装时的对位误差，导致光栅格子可能会遮挡住某个颜色，比如遮挡了红色子像素区的部分面积，从而造成严重的颜色偏离和色差。为了解决这个问题，现有技术提供了横向排列的像素结构，即将各颜色子像素区横向排列，这样即使光栅格子所在的玻璃板与显示面板组装时有对位误差，三个颜色的子像素区都会被挡住相同的面积， 虽然每个子像素区的透光量有所下降，但是三个子像素区所形成的颜色不会有偏移。
目前的像素横向排列方式包括以下几种单栅极驱动的竖屏横用的像素横向排列方式和三栅极驱动的像素横向排列方式。现有技术中，对于横向排列的像素结构，其公共电极线通常与数据线平行，图1中示出了三栅极驱动的像素横向排列方式，从图1可以看出， 公共电极线C与数据线Dl和数据线D2平行，且覆盖次像素区的像素电极的边缘。
发明内容
本发明提供一种横向排列的像素结构及显示面板，其可适用于双栅极驱动。
有鉴于此，本发明实施例提供
一种横向排列的像素结构，包括
水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素区；其中，所述垂直相邻的三个次像素区包括第一次像素区、第二次像素区和第三次像素区；
与两个主像素区--对应的两条公共电极线；
其中，每条公共电极线包括
第一边缘线，所述第一边缘线覆盖第一次像素区上的像素电极的部分边缘；
第二边缘线，所述第二边缘线覆盖第二次像素区上的像素电极的部分边缘；
第三边缘线，所述第三边缘线覆盖第三次像素区上的像素电极的部分边缘；
第一非边缘线，所述第一非边缘线连接所述第一边缘线和第二边缘线；
第二非边缘线，所述第二非边缘线连接所述第二边缘线和第三边缘线；
其中，第一边缘线、第二边缘线和第三边缘线中至少一个是U形。
一种横向排列的像素结构，包括
水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素区；
三条公共电极线，每条公共电极线横向跨过两个主像素区中水平相邻的次像素区；
其中，所述水平相邻的两个主像素区包括第一主像素区和第二主像素区；
每条公共电极线包括
第一边缘线，所述第一边缘线覆盖第一主像素区内的次像素区上的像素电极的部分边缘；
第二边缘线，所述第二边缘线覆盖第二主像素区内的次像素区上的像素电极的部分边缘；所述第一主像素区内的次像素区与所述第二主像素区内的次像素区水平相邻；
第一非边缘线，所述第一非边缘线连接第一边缘线和第二边缘线；
其中，所述第一边缘线和所述第二边缘线中至少一个为U形。
本发明实施例中纵向跨过主像素区或者横向跨过两个主像素区中水平相邻的次像素区中的公共电极线中至少一个边缘线是U形的，其既可以适用于双栅极驱动的横向排列的像素结构，而且又可以起到遮光的作用。
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地 介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。I是现有技术提供的一种三栅极驱动的横向排列的像素结构示意图；2是本发明实施例提供的一种双栅极驱动的横向排列的像素结构示意图；3是本发明实施例提供的基于图2的像素结构具体示意图；4是本发明实施例提供的另一种双栅极驱动的横向排列的像素结构示意图 5是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图 6是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图 7是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图 8是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图 9是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图 10是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图；11是本发明实施例提供的一种带有公共电极线的双栅极驱动的横向排列的像12是本发明实施例提供的另一种带有公共电极线的双栅极驱动的横向排列13是本发明实施例提供的另一种带有公共电极线的双栅极驱动的横向排列的
图
图
图
图
图
图
图
图
图
图
图素结构I
图的像素结构
图像素结构。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种双栅极驱动的横向排列的像素结构，其包括
多个像素单元，所述像素单元包括
两条栅极线和三条数据线；其中，两条栅极线包括第一栅极线和第二栅极线，三条数据线包括顺序排列的第一数据线、第二数据线和第三数据线；其中，两条栅极线设置于基板上并沿着第一方向平行排列；三条数据线设置于基板上并沿着第二方向平行排列； 两条栅极线与三条数据线交叉，在一种具体的实施方式中，第一方向与第二方向垂直；
水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素区；三个次像素区分别为R(红)，G(绿)和B(蓝)；每个次像素的长边与第一方向基本平行，每个次像素的短边与第二方向基本平行。
六个薄膜晶体管，分别设置于对应的次像素区内，即每个次像素区内有一个薄膜晶体管，每个薄膜晶体管包括源极、漏极和栅极；
其中，每条数据线分别与两个薄膜晶体管的源极电连接，使三条数据线与六个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同，即第一数据线所电连接的薄膜晶体管、与第二数据线所电连接的薄膜晶体管、与第三数据线所电连接的薄膜晶体管完全不同，这样，就可以使三条数据线与六个薄膜晶体管的源极电连接；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。
本发明实施例提供的双栅极驱动的横向排列的像素结构包括双栅极驱动的横向排列的像素结构，其中，每条数据线分别与两个薄膜晶体管的源极电连接；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。采用这种像素结构，对于分辨率为 mXn的屏，η为水平分辨率，m为垂直分辨率，其需要的栅极线为2m条，其需要的数据线为3n/2条，这样，每条栅极线驱动时间缩短为单栅极驱动的竖屏横用的像素横向排列方式的二分之一，当分辨率比较高时普通的TFT也可以达到驱动要求，适于广泛应用。进一步的，本发明实施例提供的像素结构与现有的双栅极驱动的像素纵向排列方式所需要的栅极线和数据线相同，这样，源极驱动芯片、栅极驱动芯片的个数也相同，每条栅极线的驱动时间和驱动方式也可以相同，显示面板尺寸也可以相同，所以利用现有的双栅极驱动的纵向排列的像素结构的生产工艺就可以生产出本发明实施例提供的双栅极驱动的横向排列的像素结构。
为了使本发明实施例提供的技术方案更加清楚，如下实施例对本发明上述技术方案进行详细描述
本发明实施例提供一种双栅极驱动的横向排列的像素结构，具体结构可如图2所示，其包括多个像素单元，每个像素单元包括
两条栅极线，即第一栅极线Gl和第二栅极线G2 ;两条栅极线设置于基板上并沿着第一方向平行排列；
三条数据线，即顺序排列的第一数据线D1、第二数据线D2和第三数据线D3，三条数据线设置于基板上并沿着第二方向平行排列；第二方向基本垂直于第一方向。
两个主像素区，即第一主像素区和第二主像素区，其中，第一主像素区分别包括第一次像素区LI，第二次像素区L2和第三次像素区L3 ;第二主像素区分别包括第四次像素区 L4，第五次像素区L5和第六次像素区L6。其中，PU P2、P3、P4、P5、P6分别为第一次像素 区L1、第二次像素区L2、第三次像素区L3、第四次像素区L4、第五次像素区L5和第六次像 素区L6的透光区，每个次像素区的长边与第一方向基本平行，每个次像素区的短边与第二 方向基本平行，其中，两个主像素区优选的包括两个红色次像素区、两个绿色次像素区和两 个蓝色次像素区，其中可以有多重组合方式；两个主像素区也可以包括任意种色彩次像素 区的排列组合方式。
六个薄膜晶体管，分别设置于对应的次像素区内，即每个次像素区内有一个薄膜 晶体管，如第一次像素区的薄膜晶体管Tl，第二次像素区的薄膜晶体管T2，第三次像素区 的薄膜晶体管T3，第四次像素区的薄膜晶体管T4，第五次像素区的薄膜晶体管T5，第六次 像素区的薄膜晶体管T6，每个薄膜晶体管包括源极、漏极和栅极；
六个像素电极(图中未示出)，每个像素电极覆盖在对应的次像素区的透光区上， 分别与对应的薄膜晶体管的漏极电连接；
其中，如图2所示，该实施例中，第一主像素区位于第一数据线与第二数据线之 间；第二主像素区位于第二数据线与第三数据线之间；两条栅极线和三条数据线交叉形成 第一封闭区和第二封闭区；第二次像素区L2、第五次像素区L5分别位于第一封闭区和第二 封闭区内。
其中，第一数据线Dl与薄膜晶体管Tl和薄膜晶体管T2的源极电连接；薄膜晶体 管Tl的栅极与第一栅极线Gl电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第 二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T3的栅极与第 二栅极线G2电连接；薄膜晶体管T4的栅极与第一栅极线Gl电连接；第三数据线D3与薄 膜晶体管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线Gl电连 接；薄膜晶体管T6的栅极与第二栅极线G2电连接。
需要说明的是，次像素区可以为矩形区域，具体包括第一边和第二边，第一栅极 线Gl和第二栅极线G2与次像素区的第一边平行，且分别设置于每个主像素区内的三个次 像素区之间或者设置于各次像素区之外；第一数据线D1、第二数据线D2和第三数据线D3 与次像素区的第二边平行，且分别设置于所述像素单元的两个主像素区之间或者设置于两 个主像素区之外。在一种优选方式中，第一边为矩形区域的长边，第二边为矩形区域的短 边，在另一种实施方式中，第一边为矩形区域的短边，第二边为矩形区域的长边。其中，两条 栅极线、三条数据线的具体设置方式可参见后续图7至图13所对应部分的详细描述。
本发明实施例以两个主像素区为一个重复单位，每个主像素区包括三个次像素区 (优选的一种组合为红色次像素区R、绿色次像素区G、蓝色次像素区B)，也就是最小的一个 重复单位包含6个次像素区。一个最小重复单位中包括两个栅极线，三个数据线，六个薄膜 晶体管，且每条数据线驱动两个次像素区，两个次像素区分别由不同的栅极线控制，采用 这种像素结构，对于分辨率为mXn的屏，其需要的栅极线为2m条，其需要的数据线为3n/2 条，这样，每条栅极线驱动时间缩短为单栅极驱动的竖屏横用的像素横向排列方式的二分 之一，当分辨率比较高时普通的TFT也可以达到驱动要求，适于广泛应用。进一步的，本发 明实施例提供的像素结构与现有的双栅极驱动的像素纵向排列方式所需要的栅极线和数 据线相同，这样，源极驱动芯片、栅极驱动芯片的个数也相同，每条栅极线的驱动时间和驱动方式也可以相同，显示面板尺寸也可以相同，所以利用现有的双栅极驱动的纵向排列的 像素结构的生产工艺就可以生产出本发明实施例提供的双栅极驱动的横向排列的像素结 构，且本发明实施例提供的双栅极驱动的横向排列的像素结构更适合于3D显示。
如下描述一种双栅极驱动的横向排列的驱动方法，该方法适用于上述双栅极驱动 的横向排列的像素结构，其包括
在第一时刻，两条栅极线中的第一栅极线为高电平，两条栅极线中的第二栅极线 为低电平，与第一栅极线电连接的薄膜晶体管打开，三条数据线分别为与自己电连接的薄 膜晶体管供电；
在第二时刻，所述第二栅极线为高电平，所述第一栅极线为低电平，与所述第二栅 极线电连接的薄膜晶体管打开，三条数据线分别为与自己电连接的薄膜晶体管供电。
即对于图2所示的双栅极驱动的横向排列的像素结构，在11时刻，Gl为高电平，薄 膜晶体管T1、T4和Τ5同时打开，此时，Dl给LI输送数据，D2给L4输送数据，D3给L5输送 数据。接着在t2时刻，Gl变为低电平，G2为高电平，Tl、T4、T5同时关闭，薄膜晶体管T2、 T3、T6同时打开，Dl给L2输送数据，D2给L3输送数据，D3给L6输送数据，这样就实现了 对一个像素单元的驱动。
下面以常白液晶显示屏(TN normally white)模式为例，描述单色显示的驱动方 法，如图3所示，假定第一像素区LI为绿色次像素区Gl，第二像素区L2为红色次像素区Rl， 第三像素区L3为蓝色次像素区BI，第四像素区L4为红色次像素区R2，第五像素区L5为蓝 色次像素区B2，第六像素区L6为绿色次像素区G2。其中，数据线D提供像素电压S，像素 电压S相对于参考电压COM为正的高电平或者负的高电平时，次像素区处于暗态，像素电压 S相对于参考电压COM为正的低电平或者负的低电平时，次像素区处于亮态，其中，像素电 压S为数据线为薄膜晶体管所输送的数据的电平，其中，像素电压S相对于参考电压COM为 正的低电平或者负的低电平表示像素电压S与参考电压COM接近。
图4示出了本发明实施例提供的一种双栅极驱动的横向排列的像素结构，与图2 所示实施例不同之处在于第一数据线Dl与薄膜晶体管T2和薄膜晶体管T3的源极电连 接；薄膜晶体管T2的栅极与第一栅极线Gl电连接；薄膜晶体管T3的栅极与第二栅极线G2 电连接；第二数据线D2与薄膜晶体管Tl和薄膜晶体管T6的源极电连接；薄膜晶体管Tl的 栅极与第一栅极线Gl电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接；第三数据线 D3与薄膜晶体管T4和薄膜晶体管T5的源极电连接；薄膜晶体管T4的栅极与第一栅极线 Gl电连接；薄膜晶体管T5的栅极与第二栅极线G2电连接。
图5示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图 2所示实施例不同之处在于第一数据线Dl与薄膜晶体管Tl和薄膜晶体管T3的源极电连 接；薄膜晶体管Tl的栅极与第一栅极线Gl电连接；薄膜晶体管T3的栅极与第二栅极线G2 电连接；第二数据线D2与薄膜晶体管T2和薄膜晶体管T5的源极电连接；薄膜晶体管T2的 栅极与第一栅极线Gl电连接；薄膜晶体管T5的栅极与第二栅极线G2电连接；第三数据线 D3与薄膜晶体管T4和薄膜晶体管T6的源极电连接；薄膜晶体管T4的栅极与第一栅极线 Gl电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。
图6示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图 2所示实施例不同之处在于第一数据线Dl与薄膜晶体管Tl和薄膜晶体管T3的源极电连接；薄膜晶体管Tl的栅极与第一栅极线Gl电连接；薄膜晶体管T3的栅极与第二栅极线G2 电连接；第二数据线D2与薄膜晶体管T2和薄膜晶体管T5的源极电连接；薄膜晶体管T5的 栅极与第一栅极线Gl电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第三数据线 D3与薄膜晶体管T4和薄膜晶体管T6的源极电连接；薄膜晶体管T4的栅极与第一栅极线 Gl电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。
图7示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图 2所示实施例不同之处在于第一主像素区位于第一数据线与第二数据线之间；第二主像 素区位于第二数据线与第三数据线之间；两条栅极线和三条数据线交叉形成第一封闭区和 第二封闭区；第二次像素区L2和第三次像素区L3位于第一封闭区内，第五次像素区L5和 第六次像素区L6位于第二封闭区内。具体的，第一数据线Dl与薄膜晶体管Tl和薄膜晶体 管T2的源极电连接；薄膜晶体管Tl的栅极与第一栅极线Gl电连接；薄膜晶体管T2的栅极 与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接； 薄膜晶体管T3的栅极与第二栅极线G2电连接；薄膜晶体管T4的栅极与第一栅极线Gl电 连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅 极与第一栅极线Gl电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。
图8示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图 2所示实施例不同之处在于第一主像素区位于第一数据线与第二数据线之间；第二主像 素区位于第二数据线与第三数据线之间；两条栅极线和三条数据线交叉形成第一封闭区和 第二封闭区；第一次像素区L1、第二次像素区L2和第三次像素区L3位于第一封闭区内，第 四次像素区L4、第五次像素区L5和第六次像素区L6位于第二封闭区内。具体的，第一数据 线Dl与薄膜晶体管Tl和薄膜晶体管T2的源极电连接；薄膜晶体管Tl的栅极与第一栅极 线Gl电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管 T3和薄膜晶体管T4的源极电连接；薄膜晶体管T4的栅极与第一栅极线Gl电连接；薄膜晶 体管T3的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6 的源极电连接；薄膜晶体管T5的栅极与第一栅极线Gl电连接；薄膜晶体管T6的栅极与第 二栅极线G2电连接。
图9示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图 2所示实施例不同之处在于第一主像素区位于第一数据线的外侧，其中，第一数据线的外 侧为第一数据线的背向第二数据线的一侧；第二主像素区位于第二数据线与第三数据线 之间，具体的，第一数据线Dl与薄膜晶体管Tl和薄膜晶体管T2的源极电连接；薄膜晶体管 Tl的栅极与第一栅极线Gl电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数 据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T4的栅极与第一栅 极线Gl电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体 管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线Gl电连接；薄膜 晶体管T6的栅极与第二栅极线G2电连接。
图10示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与 图2所示实施例不同之处在于第一主像素区位于第一数据线的外侧，其中，第一数据线的 外侧为第一数据线的背向第二数据线的一侧；第二主像素区位于第三数据线的外侧，其中， 第三数据线的外侧为第三数据线的背向第二数据线的一侧；具体的，第一数据线Dl与薄膜晶体管Tl和薄膜晶体管T2的源极电连接；薄膜晶体管Tl的栅极与第一栅极线Gl电连接； 薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶 体管T4的源极电连接；薄膜晶体管T4的栅极与第一栅极线Gl电连接；薄膜晶体管T3的栅 极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6的源极电连 接；薄膜晶体管T5的栅极与第一栅极线Gl电连接；薄膜晶体管T6的栅极与第二栅极线G2 电连接。
需要说明的是，上述各实施例提供的双栅极驱动的横向排列的像素结构中的次像 素区的可以为长方形区域，此时，长方形区域的长边与栅极线平行，长方形区域的短边与数 据线平行；或者，次像素区为非长方形区域，不影响本发明的实现。
本发明所描述的实例中栅极线、数据线、第一主像素区、第二主像素区间的位置变 换及薄膜晶体管的连接关系仅为最佳实施例，对于本领域普通技术人员来讲，在不付出创 造性劳动的前提下所获得的所有其他实施例均属于本发明的保护范围。
本发明实施例提供一种带有公共电极线的横向排列的像素结构，其包括
水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素 区；其中，所述垂直相邻的三个次像素区包括第一次像素区、第二次像素区和第三次像素 区，这三个次像素区顺序放置；
与两个主像素区一一对应的两条公共电极线；每条公共电极线纵向贯穿两个主像 素区；其中，公共电极线位于第二金属层；
其中，每条公共电极线包括
第一边缘线C01，其中，第一边缘线COl覆盖第一次像素区上像素电极的部分边 缘；第二边缘线C02，其中，第二边缘线C02覆盖第二次像素区上的像素电极的部分边缘； 第三边缘线C03，其中，第三边缘线C03覆盖第三次像素区上的像素电极的部分边缘；第一 非边缘线C04，所述第一非边缘线用于连接所述第一边缘线和第二边缘线；第二非边缘线 C05，所述第二非边缘线用于连接所述第二边缘线和第三边缘线；第三非边缘线C06，所述 第三非边缘线连接第一边缘线和上一个主像素区的公共电极线；所述上一个主像素区为与 所述第一次像素区垂直相邻的主像素区；第四非边缘线C07，所述第四非边缘线连接第三 边缘线和下一个主像素区的公共电极线；所述下一个主像素区为与所述第三次像素区垂直 相邻的主像素区。其中，次像素区可以为长方形，像素电极覆盖在次像素区上，所以像素电 极也可以是长方形。
其中，第一边缘线C01、第二边缘线C02、第三边缘线C03中至少一个为U形，且所 述U形的边缘线的侧壁用于连接第一非边缘线C04、第二非边缘线C05和第三非边缘线C06 中的相应非边缘线。第一边缘线、第二边缘线和第三边缘线中的U形的边缘线的开口方向 朝向所述U形的边缘线所在的次像素区中薄膜晶体管的源极所电连接的数据线。其中，水 平相邻的两个主像素区有三条数据线，分别位于两个主像素区中一个次像素区的左侧，另 一个次像素区的右侧，以及这两个次像素区之间。本实施例中的公共电极线不与位于各次 像素区中的薄膜晶体管交叠或者电连接。
该带有公共电极线的横向排列的像素结构可以是带有公共电极线的双栅极驱动 的横向排列的像素结构，该像素结构还包括
六个薄膜晶体管，分别设置于对应的次像素区内；
两条栅极线和三条数据线；其中，两条栅极线为第一栅极线Gl和第二栅极线G2，三条数据线为第一数据线D1、第二数据线D2和第三数据线D3。其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。如下针对两条栅极线的不同位置，分三种情况进行描述第一种情况当第一栅极线Gl位于第一次像素区和第二次像素区之间，第二栅极线G2位于第二次像素区和第三次像素区之间，第一非边缘线纵向跨过第一栅极线G1，第二非边缘线纵向跨过第二栅极线G2 ；其中，第一边缘线COl可以为U形，第一次像素区内的薄膜晶体管的栅极与第一栅极线Gl电连接，如果第一次像素区内的薄膜晶体管的源极与第一数据线Dl电连接，则第一边缘线的开口朝向第一数据线Dl ;如果第一次像素区内的薄膜晶体管的源极与第二数据线D2电连接，则第一边缘线的开口朝向第二数据线D2 ；其中，第二边缘线C02可以为U形，第二次像素区内的薄膜晶体管的栅极与第一栅极线Gl电连接，或者，第二次像素区内的薄膜晶体管的栅极与第二栅极线G2电连接。如果第二次像素区内的薄膜晶体管的源极与第一数据线Dl电连接，则第二边缘线的开口朝向第一数据线Dl ;如果第二次像素区内的薄膜晶体管的源极与第二数据线D2电连接，则第二边缘线的开口朝向第二数据线D2 ;其中，第三边缘线C03可以为U形，第三次像素区内的薄膜晶体管的栅极与第二栅极线G2电连接。如果第三次像素区内的薄膜晶体管的源极与第一数据线Dl电连接，则第三边缘线的开口朝向第一数据线Dl ;如果第三次像素区内的薄膜晶体管的源极与第二数据线D2电连接，则第三边缘线的开口朝向第二数据线D2。第二种情况当第一栅极线Gl位于第一次像素区和第二次像素区之间，第二栅极线G2位于第三次像素区的外侧，其中，第三次像素区的外侧为背向第二次像素区的一侧；第一非边缘线纵向跨过第一栅极线G1，第四非边缘线纵向跨过第二栅极线G2 ；其中，第一边缘线COl为U形，或者，第二边缘线C02为U形，或者，第三边缘线C03为U形时各像素区的薄膜晶体管的连接关系和各边缘线的开口方向与上述第一种情况相似，不同之处在于，第二次像素区内的薄膜晶体管的栅极只能与第一栅极线Gl电连接。第三种情况当第一栅极线Gl位于第一次像素区的外侧，其中，第一次像素区的外侧为背向第二次像素区的一侧，第二栅极线G2位于第二次像素区与第三次像素区之间，第三非边缘线纵向跨过第一栅极线，第二非边缘线纵向跨过第二栅极线。其中，第一边缘线COl为U形，或者，第二边缘线C02为U形，或者，第三边缘线C03为U形时各像素区的薄膜晶体管的连接关系和各边缘线的开口方向与上述第一种情况相似，不同之处在于，第二次像素区内的薄膜晶体管的栅极只能与第二栅极线Gl电连接。其中，该实施例中，两条栅极线位于第一金属层，三条数据线和两条公共电极线位于第二金属层，因此，公共电极线可以跨过栅极线，由于三条数据线和两条公共电极线位于同一金属层，所以公共电极线和数据线需要保持一定距离。具体的，第一非边缘线C04、第二非边缘线C05、第三非边缘线C06和第四非边缘线C07分别与数据线平行；如图11所示，第一非边缘线C04和第二非边缘线C05分别跨过第一栅极线Gl和第二栅极线G2。其中，第一边缘线C01、第二边缘线C02和第三边缘线C03中至少一个是U形。具体的，如果第一边缘线为U形，所述第一非边缘线连接所述第一边缘线的一个侧壁和第二边缘线；所述第三非边缘线连接所述第一边缘线的另一个侧壁和上一个主像素区的公共电极线；如果所述第二边缘线为U形；所述第一非边缘线连接所述第一边缘线和第二边缘线的一个侧壁；所述第二非边缘线连接所述第二边缘线的另一个侧壁和第三边缘线；如果所述第三边缘线为U形；所述第二非边缘线连接所述第二边缘线和第三边缘线的一个侧壁；所述第四非边缘线连接第三边缘线的另一个侧壁和下一个主像素区的公共电极线。如果第一边缘线、第二边缘线和第三边缘线都是U形，则第一非边缘线从第一次像素区和第二次像素区交界线的中部跨过；第二非边缘线从第二次像素区和第三次像素区交界线的中部跨过；第三非边缘线从第一次像素区和上一个主像素区交界线的中部跨过；第四非边缘线从第三次像素区和下一个主像素区交界线的中部跨过。具体的，像素电极也可以是长方形，此时，第一边缘线COl覆盖第一次像素区内像素电极的两长边和一个短边；具体的，第一边缘线COl覆盖第一次像素区内像素电极的两长边的全部和一个短边，或者，第一边缘线COl覆盖第一次像素区内像素电极的一个长边的全部、另一个长边的部分和一个短边，或者，第一边缘线COl覆盖第一次像素区内像素电极的一个长边的部分、另一个长边的部分和一个短边；第二边缘线C02覆盖第二次像素区内像素电极的两长边和一个短边；具体的，第二边缘线C02覆盖第二次像素区内像素电极的两长边的全部和一个短边，或者，第二边缘线C02覆盖第二次像素区内像素电极的一个长边的全部、另一个长边的部分和一个短边，或者，第二边缘线C02覆盖第二次像素区内像素电极的一个长边的部分、另一个长边的部分和一个短边；第三边缘线C03覆盖第三次像素区内像素电极的两长边和一个短边；具体的，第三边缘线C03覆盖第三次像素区内像素电极的两长边的全部和一个短边，或者，第三边缘线C03覆盖第三次像素区内像素电极的一个长边的全部、另一个长边的部分和一个短边，或者，第三边缘线C03覆盖第三次像素区内像素电极的一个长边的部分、另一个长边的部分和一个短边。其中，第一非边缘线C04连接第一边缘线COl中覆盖第一次像素区上像素电极的一个长边的线和第二边缘线C02中覆盖第二次像素区上像素电极的一个长边的线；第二非边缘线C05连接第二边缘线C02中覆盖第二次像素区上像素电极的另一个长边的线和第三边缘线C03中覆盖第三次像素区上像素电极的一个长边的线；第三非边缘线C06连接第一边缘线COl中覆盖第一次像素区上像素电极的另一个长边的线和上一个主像素区的公共电极线；所述上一个主像素区为与所述第一次像素区垂直相邻的主像素区；第四非边缘线C07连接第三边缘线C03中覆盖第三次像素区上像素电极的另一个长边的线和下一个主像素区的公共电极线，所述下一个主像素区为与所述第三次像素区垂直相邻的主像素区。本发明实施例中，第一边缘线COl、第二边缘线C02和第三边缘线C03都为U形，其覆盖像素电极的部分边缘，这样可以减少公共电极线在显示区所占的面积，提高开口率，并且第一边缘线C01、第二边缘线C02和第三边缘线C03为U形又可以起到遮光的作用。而且，由于显不面板上金属层的排列顺序为第一金属层、第一绝缘层、半导体层、第二金属层、第二绝缘层、像素电极。该实施例中，公共电极线位于第二金属层，第二金属层与像素电极之间夹杂第二绝缘层，相比于第一金属层与像素电极之间夹杂第一绝缘层和第二绝缘层的情况，第二绝缘层比第一绝缘层和第二绝缘层之和要薄，所以公共电极线位于第二金属 层时，可以用较少的重叠面积达到所需要的储存电容值。
本发明实施例提供另一种带有公共电极线的横向排列的像素结构，其包括
水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素 区；其中，所述水平相邻的两个主像素区包括第一主像素区和第二主像素区，第一主像素 区位于第二主像素区的左侧；其中，次像素区可以为长方形，像素电极覆盖在次像素区上， 所以像素电极也可以为长方形。
三条公共电极线，每条公共电极线横向跨过两个主像素区中水平相邻的次像素 区，其中，每条公共电极线位于第一金属层。
其中，每条公共电极线包括
第一边缘线，所述第一边缘线覆盖第一主像素区内的次像素区上的像素电极的 部分边缘；第二边缘线，所述第一边缘线覆盖第二主像素区内的次像素区上像素电极的部 分边缘；第一主像素区内的次像素区与第二主像素区内的次像素区水平相邻；第一非边缘 线，所述第一非边缘线用于连接第一边缘线和第二边缘线；第二非边缘线，所述第二非边缘 线用于连接所述第一边缘线和第三主像素区的公共电极线，所述第三主像素区位于第一主 像素区左侧且与第一主像素区水平相邻；第三非边缘线，所述第三非边缘线用于连接所述 第二边缘线和第四主像素区的公共电极线，所述第四主像素区位于第二主像素区右侧且与 第二主像素区水平相邻。
其中，第一边缘线、第二边缘线中至少一个为U形，且所述U形的底部用于连接第 一非边缘线、第二非边缘线和第三非边缘线中的相应非边缘线。第一边缘线、第二边缘线中 的U形的边缘线的开口方向朝向所述U形的边缘线所在的次像素区中薄膜晶体管的源极所 电连接的数据线。其中，水平相邻的两个主像素区有三条数据线，分别位于第一主像素区的 左侧，第二主像素区的右侧，以及第一主像素区和第二主像素区之间。需要说明的是，本实 施例中的公共电极线不与位于各次像素区中的薄膜晶体管交叠或者电连接。
该带有公共电极线的横向排列的像素结构可以是带有公共电极线的双栅极驱动 的横向排列的像素结构，该像素结构还包括
六个薄膜晶体管，分别设置于对应的次像素区内；
两条栅极线和三条数据线；其中，两条栅极线为第一栅极线Gl和第二栅极线G2， 三条数据线为第一数据线Dl、第二数据线D2和第三数据线D3。其中，第一数据线Dl位于第 一主像素区和第三主像素区之间，第二数据线D2位于第一主像素区和第二主像素区之间； 第三数据线D3位于第二主像素区和第四主像素区之间。
其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电 连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅 极线电连接。
具体的，该实施例中，三条公共电极线和两条栅极线位于第一金属层，三条数据线 位于第二金属层，因此，公共电极线跨过数据线，其中，由于三条公共电极线和两条栅极线 位于同一金属层，所以公共电极线和栅极线需要保持一定距离，且第一主像素区内的次像 素区需要留出开口以供公共电极线穿到第二主像素区内的次像素区。其中，第一非边缘线、 第二非边缘线和第三非边缘线分别与栅极线平行。第一非边缘线横向跨过第二数据线D2 ；第二非边缘线横向跨过第一数据线Dl ;第三非边缘线横向跨过第三数据线D3。如图12所/Jn ο
其中，一种实施方式中，第一边缘线为U形，所述第一非边缘线连接第一边缘线底 部的中央和第二边缘线；或者，所述第一非边缘线连接第一边缘线底部的一端和第二边缘 线。另一种实施方式中，第一边缘线为U形，第二边缘线为U形，一种情况下，当第一主像素 区和第二主像素区相邻的两个次像素区内的薄膜晶体管都不与第二数据线D2电连接时， 第一边缘线的开口朝向第一数据线D1，第二边缘线的开口朝向第三数据线D3，第一非边缘 线连接第一边缘线的底部和第二边缘线的底部，即两个U形的底部，如图12中示出的第二 条公共电极线所示；另一种情况下，第一主像素区中次像素区的薄膜晶体管的源极与第一 数据线Dl电连接，第二主像素区中次像素区的薄膜晶体管的源极与第二数据线D2电连接， 则第一边缘线的开口朝向第一数据线D1，第二边缘线的开口朝向第二数据线D2，第一非边 缘线连接第一边缘线的底部和第二边缘线的一个侧壁，如图12的第一条公共电极线所示。 又一种情况下，第一主像素区中次像素区的薄膜晶体管的源极与第二数据线D2电连接，第 二主像素区中次像素区的薄膜晶体管的源极与第三数据线D3电连接，则第一边缘线的开 口朝向第二数据线D2，第二边缘线的开口朝向第三数据线D3，第一非边缘线连接第一边缘 线的一个侧壁和第二边缘线的底部，如图12的第三条公共电极线所示。又一种情况下，第 一主像素区中次像素区的薄膜晶体管的源极与第二主像素区中次像素区的薄膜晶体管的 源极都与第二数据线D2电连接，则第一边缘线和第二边缘线的开口都朝向第二数据线D2， 第一非边缘线连接第一边缘线的侧壁和第二边缘线的侧壁。
其中，第一边缘线为U形时，第一边缘线覆盖第一主像素区内的次像素区上像素 电极的两长边和一个短边；具体的，第一边缘线覆盖第一主像素区内的次像素区上像素电 极的两长边的全部和一个短边，或者，第一边缘线覆盖第一主像素区内的次像素区上像素 电极的一个长边的全部、另一个长边的部分和一个短边。第二边缘线为U形时，第二边缘线 覆盖第二主像素区内的次像素区上像素电极的两长边和一个短边，具体的，第二边缘线覆 盖第二主像素区内的次像素区上像素电极的两长边的全部和一个短边，或者，第二边缘线 覆盖第二主像素区内的次像素区上像素电极的一个长边的全部、另一个长边的部分和一个 短边，或者，第二边缘线覆盖第二主像素区内的次像素区上像素电极的一个长边的部分、另 一个长边的部分和一个短边。
如下以图12为例进行详细描述如图12所示，第一栅极线Gl位于第一次像素区 和第二次像素区之间，第二栅极线G2位于第二次像素区和第三次像素区之间，第一数据线 Dl位于第一主像素区的左侧，第二数据线D2位于第一主像素区和第二主像素区之间，第三 数据线D3位于第二主像素区右边；图12中两个主像素区包括3个横向区域，每一个横向 区域中包括水平相邻的两个次像素区，第一个横向区域中的第一边缘线、第二边缘线、第一 非边缘线、第二非边缘线、第三非边缘线的标号分别为CU、C12、C13、C14、C15 ;第二个横 向区域中的第一边缘线、第二边缘线、第一非边缘线、第二非边缘线、第三非边缘线的标号 分别为C21、C22、C23、C24、C25 ;第三个横向区域中的第一边缘线、第二边缘线、第一非边缘 线、第二非边缘线、第三非边缘线的标号分别为C31、C32、C33、C34、C35 ;如下对图12中的 公共电极线的分布进行详细描述
1、第一主像素区内的第一次像素区中的薄膜晶体管的栅极与第一栅极线Gl电连接，且第一主像素区内的第一次像素区中的薄膜晶体管的源极与第一数据线Dl电连接，第 二主像素区内的第一次像素区中的薄膜晶体管的栅极与第一栅极线Gl电连接，且第二主 像素区内的第一次像素区中的薄膜晶体管的源极与第二数据线D2电连接，该横向区域中 的第一边缘线CU、第二边缘线C12分别为U形，即第一边缘线Cll覆盖第一主像素区中第 一次像素区的两个长边和一个短边，第二边缘线C12覆盖第二主像素区中第一次像素区的 两个长边和一个短边，第一非边缘线C13用于连接第一边缘线Cll中覆盖第一主像素区中 第一次像素区上像素电极短边的线的一端和第二边缘线C12中覆盖第二主像素区中第一 次像素区上像素电极长边的线，且所述第一非边缘线C13与第二主像素区内的第一次像素 区中的薄膜晶体管不交叠也不电连接。
2、第一主像素区内的第二次像素区中的薄膜晶体管的栅极与第二栅极线G2电连 接，且第一主像素区内的第二次像素区中的薄膜晶体管的源极与第一数据线Dl电连接，第 二主像素区内的第二次像素区中的薄膜晶体管的栅极与第一栅极线Gl电连接，且第二主 像素区内的第二次像素区中的薄膜晶体管的源极与第三数据线D3电连接，该横向区域中 的第一边缘线C21、第二边缘线C22分别为U形，即第一边缘线C21覆盖第一主像素区中第 二次像素区的两个长边和一个短边，第二边缘线C22覆盖第二主像素区中第二次像素区的 两个长边和一个短边，第一非边缘线C23用于连接第一边缘线C21中覆盖第一主像素区中 第二次像素区上像素电极短边的线的中央和第二边缘线C22中覆盖第二主像素区中第二 次像素区上像素电极短边的线的中央。
3、第一主像素区内的第三次像素区中的薄膜晶体管的栅极与第二栅极线G2电连 接，且第一主像素区内的第三次像素区中的薄膜晶体管的源极与第二数据线D2电连接，第 二主像素区内的第三次像素区中的薄膜晶体管的栅极与第二栅极线G2电连接，且第二主 像素区内的第三次像素区中的薄膜晶体管的源极与第三数据线D3电连接，该横向区域中 的第一边缘线C31、第二边缘线C32分别为U形，即第一边缘线C31覆盖第一主像素区中第 三次像素区的两个长边和一个短边，第二边缘线C32覆盖第二主像素区中第三次像素区的 两个长边和一个短边，第一非边缘线C33用于连接第一边缘线中覆盖第一主像素区中第三 次像素区上像素电极一个长边的线和第二边缘线中覆盖第二主像素区中第三次像素区上 像素电极短边的线的一端，且与第一主像素区的第三次像素区内的薄膜晶体管不交叠也不 电连接。
本发明实施例中，第一边缘线和第二边缘线都为U形，其覆盖像素电极的部分边 缘，这样可以减少公共电极线在显示区所占的面积，提高开口率，并且第一边缘线、第二边 缘线为U形又可以起到遮光的作用。
本发明实施例提供又一种带有公共电极线的横向排列的像素结构，其包括
水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素 区；其中，所述垂直相邻的三个次像素区包括第一次像素区、第二次像素区和第三次像素 区；
与两个主像素区一一对应的两条公共电极线；两个公共电极线纵向贯穿两个主像 素区，且每条公共电极线从主像素区中各次像素区的中央穿过。具体的，两条公共电极线分 别为如图13中的Cl和C2。
六个薄膜晶体管，分别设置于对应的次像素区内；
两条栅极线和三条数据线；其中，两条栅极线为第一栅极线Gl和第二栅极线G2， 三条数据线为第一数据线D1、第二数据线D2和第三数据线D3。其中，每条数据线分别与两 个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数 据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。
其中，三条数据线和两个公共电极线位于第二金属层，两条栅极线位于第一金属 层，公共电极线与像素电极重叠形成储存电容。
本发明上述各实施例提供了适用于双栅极驱动的横向排列的像素结构的公共电 极线，本领域技术人员可以理解的是，其上述各公共电极线也可以适用于三栅极驱动的横 向像素结构。
相应的，本发明实施例还提供一种显示面板，包括第一基板、第二基板和位于第 一基板和第二基板之间的液晶层，其中，所述第一基板上设置有上述任意一个带有公共电 极线的横向排列的像素结构。其中，第一基板可以是TFT基板；第二基板可以是彩色滤光片 (Color filter, CF)基板。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以 通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，例 如只读存储器，磁盘或光盘等。
以上对本发明实施例所提供的横向排列的像素结构和显示面板进行了详细介绍， 本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用 于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的 思想，在具体实施方式
及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为 对本发明的限制。
权利要求
1.一种横向排列的像素结构,其特征在于,包括 水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素区；其中，所述垂直相邻的三个次像素区包括第一次像素区、第二次像素区和第三次像素区； 与两个主像素区一一对应的两条公共电极线； 其中，每条公共电极线包括 第一边缘线，所述第一边缘线覆盖第一次像素区上的像素电极的部分边缘； 第二边缘线，所述第二边缘线覆盖第二次像素区上的像素电极的部分边缘； 第三边缘线，所述第三边缘线覆盖第三次像素区上的像素电极的部分边缘； 第一非边缘线，所述第一非边缘线连接所述第一边缘线和第二边缘线； 第二非边缘线，所述第二非边缘线连接所述第二边缘线和第三边缘线； 其中，第一边缘线、第二边缘线和第三边缘线中至少一个是U形。
2.根据权利要求1所述的像素结构，其特征在于， 每条公共电极线还包括 第三非边缘线，所述第三非边缘线连接第一边缘线和上一个主像素区的公共电极线；所述上一个主像素区为与所述第一次像素区垂直相邻的主像素区； 第四非边缘线，所述第四非边缘线连接第三边缘线和下一个主像素区的公共电极线；所述下一个主像素区为与所述第三次像素区垂直相邻的主像素区。
3.根据权利要求2所述的像素结构，其特征在于， 所述第一边缘线为U形， 所述第一非边缘线连接所述第一边缘线的一个侧壁和第二边缘线； 所述第三非边缘线连接所述第一边缘线的另一个侧壁和上一个主像素区的公共电极线. 或者， 所述第二边缘线为U形； 所述第一非边缘线连接所述第一边缘线和第二边缘线的一个侧壁； 所述第二非边缘线连接所述第二边缘线的另一个侧壁和第三边缘线； 或者， 所述第三边缘线为U形； 所述第二非边缘线连接所述第二边缘线和第三边缘线的一个侧壁； 所述第四非边缘线连接第三边缘线的另一个侧壁和下一个主像素区的公共电极线。
4.根据权利要求1至3任一项所述的像素结构，其特征在于， 第一边缘线、第二边缘线和第三边缘线中的U形的边缘线的开口方向朝向所述U形的边缘线所在的次像素区中薄膜晶体管的源极所电连接的数据线。
5.根据权利要求4所述的像素结构，其特征在于，还包括 六个薄膜晶体管，分别设置于对应的次像素区内； 两条栅极线和三条数据线； 其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接；两条栅极线包括第一栅极线和第二栅极线； 当所述第一栅极线位于第一次像素区和第二次像素区之间，第二栅极线位于第二次像素区和第三次像素区之间，第一非边缘线纵向跨过第一栅极线，第二非边缘线纵向跨过第二栅极线； 当所述第一栅极线位于第一次像素区和第二次像素区之间，第二栅极线位于第三次像素区之外，第一非边缘线纵向跨过第一栅极线，第四非边缘线纵向跨过第二栅极线； 当所述第一栅极线位于第一次像素区之外，第二栅极线位于第二次像素区与第三次像素区之间，第三非边缘线纵向跨过第一栅极线，第二非边缘线纵向跨过第二栅极线。
6.—种横向排列的像素结构,其特征在于,包括 水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素区； 三条公共电极线，每条公共电极线横向跨过两个主像素区中水平相邻的次像素区； 其中，所述水平相邻的两个主像素区包括第一主像素区和第二主像素区； 每条公共电极线包括 第一边缘线，所述第一边缘线覆盖第一主像素区内的次像素区上的像素电极的部分边缘； 第二边缘线，所述第二边缘线覆盖第二主像素区内的次像素区上的像素电极的部分边缘；所述第一主像素区内的次像素区与所述第二主像素区内的次像素区水平相邻； 第一非边缘线，所述第一非边缘线连接第一边缘线和第二边缘线； 其中，所述第一边缘线和所述第二边缘线中至少一个为U形。
7.根据权利要求6所述的像素结构，其特征在于， 其中，第二主像素区位于第一主像素区的右侧； 每条公共电极线还包括 第二非边缘线，所述第二非边缘线连接所述第一边缘线和第三主像素区的公共电极线，所述第三主像素区位于第一主像素区的左侧且与第一主像素区水平相邻； 第三非边缘线，所述第三非边缘线连接所述第二边缘线和第四主像素区的公共电极线，所述第四主像素区位于第二主像素区右侧且与第二主像素区水平相邻。
8.根据权利要7所述的像素结构，其特征在于， 第一边缘线为U形，其中，所述第一非边缘线连接第一边缘线的底部和第二边缘线；或者，第一边缘线为U形，其中，所述第一非边缘线连接第一边缘线的一个侧壁和第二边缘线； 或者，第一边缘线为U形，第二边缘线为U形，其中，所述第一非边缘线连接第一边缘线的底部和第二边缘线的底部； 或者，第一边缘线为U形，第二边缘线为U形，其中，所述第一非边缘线连接第一边缘线的底部和第二边缘线的一个侧壁。
9.根据权利要6至8任一项所述的像素结构，其特征在于， 第一边缘线和第二边缘线中的U形的边缘线的开口方向朝向所述U形的边缘线所在的次像素区中薄膜晶体管的源极所电连接的数据线。
10.根据权利要求9所述的像素结构，其特征在于， 六个薄膜晶体管，分别设置于对应的次像素区内；两条栅极线和三条数据线； 其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接； 其中，三条数据线包括第一数据线、第二数据线和第三数据线， 第一数据线位于第一主像素区和第三主像素区之间，第二数据线位于第一主像素区和第二主像素区 之间；第三数据线位于第二主像素区和第四主像素区之间； 第一非边缘线横向跨过第二数据线； 第二非边缘线横向跨过第一数据线； 第三非边缘线横向跨过第三数据线。
全文摘要
本发明提供一种横向排列的像素结构，包括水平相邻的两个主像素区，每个主像素区分别包括垂直相邻的三个次像素区；所述垂直相邻的三个次像素区包括第一次像素区、第二次像素区和第三次像素区；与两个主像素区一一对应的两条公共电极线；每条公共电极线包括第一边缘线，覆盖第一次像素区上的像素电极的部分边缘；第二边缘线，覆盖第二次像素区上的像素电极的部分边缘；第三边缘线，覆盖第三次像素区上的像素电极的部分边缘；第一非边缘线，连接第一边缘线和第二边缘线；第二非边缘线，连接第二边缘线和第三边缘线；其中，第一边缘线、第二边缘线和第三边缘线中至少一个是U形。使用该方案，既可以适用于双栅极驱动，又可以起到遮光的作用。
文档编号G02F1/1362GK103018982SQ201110283519
公开日2013年4月3日 申请日期2011年9月22日 优先权日2011年9月22日
发明者周思思, 夏志强 申请人:上海中航光电子有限公司