用于干涉式调制器阵列的导电总线结构的制作方法

专利名称：用于干涉式调制器阵列的导电总线结构的制作方法
技术领域：
本发明的技术领域涉及微机电系统(MEMS)，且更具体而言，涉及用于MEMS元件阵列的电连接架构。
背景技术：
微机电系统(MEMQ包括微机械元件、激励器及电子元件。微机械元件可采用沉积、蚀刻或其它可蚀刻掉衬底及/或所沉积材料层的若干部分或可添加若干层以形成电和机电装置的微机械加工工艺制成。一种类型的MEMS装置被称为干涉式调制器。干涉式调制器可包含一对导电板，其中之一或二者可部分地透明且在施加一个适当的电信号时能够相对运动。其中一个板可包含一沉积在一衬底上的静止层，另一个板可包含一悬挂在该静止层上的金属隔板。在某些显示器配置中，使用可独立激励的干涉式光调制器构成的阵列作为显示元件。所述光调制器经电连接以提供用于单独激励各个光调制器的控制电压或信号。

发明内容
本发明的系统、方法及装置均具有多个方面，任一单个方面均不能单独决定其所期望特性。现在，对其更主要的特性进行简要论述，此并不限定本发明的范围。在查看这一论述，尤其是在阅读了标题为“具体实施方式
”的部分之后，人们即可理解本发明的特征如何提供优于其它显示装置的优点。在某些实施例中，一种光调制器包含一衬底、位于所述衬底上的一第一电极层、及位于所述衬底上的一第二电极层。所述光调制器进一步包含基本上平行于所述第一电极层且耦接至所述第二电极层的一反射性表面。所述反射性表面可沿一基本上垂直于所述反射性表面的方向在一第一位置和一第二位置之间移动。所述第一位置距所述第一电极层一第一距离，且所述第二位置距所述第一电极层一第二距离。所述光调制器进一步包含一导电总线层，所述导电总线层的至少一部分电耦接至所述第一电极层与所述第二电极层中至少之一。所述反射性表面响应施加在所述导电总线层上的电压而在所述第一位置与所述第二位置之间移动。在某些实施例中，使用一种方法来控制一光调制器。所述方法包括提供一衬底及在所述衬底上提供一第一电极层。所述方法进一步包括在所述衬底上提供一第二电极层， 及提供基本上平行于所述第一电极层并耦接至所述第二电极层的一反射性表面。所述反射性表面可沿一基本上垂直于所述反射性表面的方向在一第一位置和一第二位置之间移动。所述第一位置距所述第一电极层一第一距离，且所述第二位置距所述第一电极层一第二距离。所述方法进一步包括向一导电总线层施加一电压，其中所述导电总线层的至少一部分电耦接至所述第一电极层与所述第二电极层中至少之一。所述方法进一步包括响应施加的电压而在所述第一位置与所述第二位置之间移动所述反射性表面。在某些实施例中，一种装置包含用于支撑一干涉式调制器的构件。所述装置进一步包含位于所述支撑构件上方用于传导一第一电信号的构件。所述装置进一步包含位于所述支撑构件上方用于传导一第二电信号的构件。所述装置进一步包含用于反射光的构件， 所述用于反射光的构件基本上平行于所述用于传导所述第一电信号的构件且耦接至所述用于传导所述第二电信号的构件，所述用于反射光的构件可沿一基本上垂直于所述用于反射光的构件的方向移动，并可在一第一位置与一第二位置之间移动，所述第一位置距所述用于传导所述第一电信号的构件一第一距离，所述第二位置距所述用于传导所述第一电信号的构件一第二距离。所述装置进一步包含用于电耦接至所述用于传导所述第一电信号的构件及所述用于传导所述第二电信号的构件中至少之一的构件，其中所述用于反射光的构件响应施加在所述用于进行电耦接的构件上的电压而在所述第一位置与所述第二位置之间移动。


图1为一等轴图，其显示一干涉式调制器显示器的一实施例的一部分，其中一第一干涉式调制器的一可移动反射层处于一释放位置，且一第二干涉式调制器的一可移动反射层处于一受激励位置。图2为一系统方块图，其显示一包含一 3 X 3干涉式调制器显示器的电子装置的一实施例。图3为图1所示干涉式调制器的一实例性实施例的可移动镜位置与所施加电压的关系图。图4为一组可用于驱动干涉式调制器显示器的行和列电压的示意图。图5A及图5B显示可用于向图3所示3 X 3干涉式调制器显示器写入一显示数据帧的行和列信号的一实例性时序图。图6A为一图1所示装置的剖面图。图6B为一干涉式调制器的一替代实施例的一剖面图。图6C为一干涉式调制器的另一替代实施例的一剖面图。图7A以示意图方式显示一实例性3X3干涉式调制器显示器，其具有一位于第二电极层上方且电耦接至第一电极层的导电总线。图7B显示图7A所示3X3干涉式调制器显示器的剖面图。图7C为取自图7A所示3 X 3干涉式调制器显示器的一个支柱支撑件的视图，其中至第二电极层连接线的导电总线以环形虚线显示。图8A以示意图方式显示一实例性3X3干涉式调制器显示器，其具有一位于第二电极层上方且电耦接至第二电极层的导电总线。图8B显示图8A所示3 X 3干涉式调制器显示器的剖面图。图9A以示意图方式显示一实例性3X3干涉式调制器显示器，其具有位于第二电极层与第一电极层之间且电耦接至第一电极层的一导电总线。图9B显示图9A所示3 X 3干涉式调制器显示器的剖面图。图9C以示意图方式显示一实例性3X3干涉式调制器显示器，其具有一位于第一电极层上且电耦接至第一电极层的导电总线。图9D显示图9C所示3X3干涉式调制器显示器的剖面图。图9E显示图9C所示3X3干涉式调制器显示器的另一实施例的剖面图，其具有一与所述导电总线对准且位于所述导电总线和3X3干涉式调制器显示器观看侧之间的掩模材料。图IOA以示意图方式显示一实例性3 X 3干涉式调制器显示器，其具有位于第二电极层上方且电耦接至第一电极层的一第一导电总线、及位于第一导电总线上方且电耦接至第二电极层的一第二导电总线。图IOB显示图IOA所示3X3干涉式调制器显示器的剖面图。图Il(A)至Il(Q)以示意图方式显示用于在第二电极层上方形成一导电总线结构的一系列实例性过程步骤。图12显示一干涉式调制器的一实施例的剖面图，所述干涉式调制器具有一位于光学堆叠层之内的附加介电层。图13显示一干涉式调制器的一实施例的剖面图，所述干涉式调制器具有位于介电层内的气穴。图14显示一经图案化的电极的一实施例，所述电极具有一缩小的电有效区域。图15为一干涉式调制器的剖面图，其对应于图14的一通过有效区域和无效区域的平面。图16为一干涉式调制器的另一剖面图，其对应于图14的一仅通过有效区域的平图17显示一经图案化电极的一替代实施例。图18为对应于图17的干涉式调制器的剖面图。图19显示一干涉式调制器的一实施例，所述干涉式调制器具有担负自反射性表面层解耦的静电力的区域。图20显示图19所示的干涉式调制器的一实施例，其处于“0N(开)”状态。图21显示一干涉式调制器的一实施例的一透视图，所述干涉式调制器具有一用于第二电极层的弹簧设计。图22显示一包含一 3X3干涉式调制器阵列的像素的平面布置图。图23显示一取自图22中的阵列的红色干涉式调制器的一实施例的剖面图。图M显示一取自图22中的阵列的绿色干涉式调制器的一实施例的剖面图。图25显示一取自图22中的阵列的蓝色干涉式调制器的一实施例的剖面图。图26A及26B为系统方块图，其显示一包含复数个干涉式调制器的视觉显示装置的一实施例。
具体实施例方式—干涉式光调制器的一实例性实施例包含一衬底、位于所述衬底上的一第一电极层、位于所述衬底上的一第二电极层、及一导电总线层。所述导电总线层的至少一部分电耦接至所述第一电极层与所述第二电极层中至少之一。反射性表面响应施加在所述导电总线层上的电压而在第一位置与第二位置之间移动。所述导电总线层提供一电路经，所述电路径的电阻显著低于仅通过第一电极层电连接干涉式调制器列或仅通过第二电极层电连接干涉式调制器行的配置。以下详细说明涉及本发明的某些具体实施例。不过，本发明可通过许多种不同的方式实施。在本说明中，会参照附图，在附图中，相同的部件自始至终使用相同的编号标识。 根据以下说明容易看出，本发明可在任一配置用于显示图像-无论是动态图像(例如视频) 还是静态图像(例如静止图像)，无论是文字图像还是图片图像-的装置中实施。更具体而言，本发明可在例如(但不限于)以下众多种电子装置中实施或与这些电子装置相关联 移动电话、无线装置、个人数据助理(PDA)、手持式计算机或便携式计算机、GPS接收器/导航器、照像机、MP3播放器、摄录机、游戏机、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如里程表显示器等)、驾驶舱控制装置及/或显示器、照像机景物显示器(例如车辆的后视照像机显示器)、电子照片、电子告示牌或标牌、投影仪、建筑结构、包装及美学结构(例如，一件珠宝的图像显示器)。与本文所述MEMS装置具有类似结构的MEMS装置也可用于非显示应用，例如用于电子切换装置中。图1中显示一个含有一干涉式MEMS显示元件的干涉式调制器显示器实施例。在这些装置中，像素处于亮状态或暗状态。在亮(“on(开)”或“open(打开)”)状态下，显示元件将入射可见光的一大部分反射至用户。在处于暗(“off (关)”或“closed(关闭)”) 状态下时，显示元件几乎不向用户反射入射可见光。视不同的实施例而定，可颠倒“on”及 “off”状态的光反射性质。MEMS像素可配置成主要在所选色彩下反射，因而除黑白显示之外还可实现彩色显示。图1为一等轴图，其显示一视觉显示器的一系列像素中的两相邻像素，其中每一像素均包含一 MEMS干涉式调制器。在某些实施例中，一干涉式调制器显示器包含一由这些干涉式调制器构成的行/列阵列。每一干涉式调制器均包括一对反射层，该对反射层定位成彼此相距一可变且可控的距离，以形成一具有至少一个可变尺寸的光学谐振空腔。在一实施例中，其中一个反射层可在两个位置之间移动。在本文中称为释放状态的第一位置上， 该可移动层的位置距离一固定的局部反射层相对远。在第二位置上，该可移动层的位置更近地靠近该局部反射层。根据可移动反射层的位置而定，从这两个层反射的入射光会以相长或相消方式干涉，从而形成各像素的总体反射或非反射状态。在图1中显示的像素阵列部分包括两个相邻的干涉式调制器1 和12b。在左侧的干涉式调制器1 中，显示一可移动的高度反射层Ha处于一释放位置，该释放位置距一固定的局部反射层16a—预定距离。在右侧的干涉式调制器12b中，显示一可移动的高度反射层14b处于一受激励位置处，该受激励位置邻近固定的局部反射层16b。固定层16a、16b导电、局部透明且局部为反射性，并可通过例如在一透明衬底20 上沉积一个或多个各自为铬及氧化铟锡的层而制成。所述各层被图案化成平行条带，且可形成一显示装置中的行电极，如将在下文中所进一步说明。可移动层14a、14b可形成为由沉积在支柱18顶部的一或多个沉积金属层(与行电极16a、16b正交)及一沉积在支柱18 之间的中间牺牲材料构成的一系列平行条带。在牺牲材料被蚀刻掉以后，这些可变形的金属层与固定的金属层通过一规定的气隙19隔开。这些可变形层可使用一具有高度导电性及反射性的材料(例如铝)，且这些条带可形成一显示装置中的列电极。在未施加电压时，空腔19保持位于层Ha、16a之间，且可变形层处于如图1中像素1 所示的一机械弛豫状态。然而，在向一所选行和列施加电位差之后，在对应像素处的行和列电极相交处形成的电容器变成充电状态，且静电力将这些电极拉向一起。如果电压足够高，则可移动层发生形变，并被压到固定层上(可在固定层上沉积一介电材料(在该图中未示出)，以防止短路并控制分隔距离)，如图1中右侧的像素12b所示。无论所施加的电位差极性如何，该行为均相同。因此，可控制反射与非反射像素状态的行/列激励与传统的LCD及其它显示技术中所用的行/列激励在许多方面相似。图2至图5显示一个在一显示应用中使用一干涉式调制器阵列的实例性过程及系统。图2为一系统方块图，该图显示一可体现本发明各方面的电子装置的一个实施例。在该实例性实施例中，所述电子装置包括一处理器21，其可为任何通用单芯片或多芯片微处理器，例如 ARM、Pentium 、Pentium II 、Pentium III 、Pentium IV 、Pentium Pro、 805UMIPS > Power PC , ALPHA ，或任何专用微处理器，例如数字信号处理器、微控制器或可编程门阵列。按照所属技术领域的惯例，可将处理器21配置成执行一个或多个软件模块。除执行一个操作系统外，还可将该处理器配置成执行一个或多个软件应用程序，包括网页浏览器、电话应用程序、电子邮件程序或任何其它软件应用程序。在一实施例中，处理器21还配置成与一阵列控制器22进行通信。在一实施例中， 该阵列控制器22包括向一像素阵列30提供信号的一行驱动电路M及一列驱动电路26。 图1中所示的阵列剖面图在图2中以线1-1示出。对于MEMS干涉式调制器，所述行/列激励协议可利用图3所示的这些装置的滞后性质。其可能需要例如一 10伏的电位差来使一可移动层自释放状态变形至受激励状态。然而，当所述电压自该值降低时，在所述电压降低回至10伏以下时，所述可移动层将保持其状态。在图3的实例性实施例中，在电压降低至2 伏以下之前，可移动层不会完全释放。因此，在图3所示的实例中，存在一大约为3-7伏的电压范围，在该电压范围内存在一施加电压窗口，在该窗口内所述装置稳定在释放或受激励状态。在本文中将其称为“滞后窗口”或“稳定窗口”。对于一具有图3所示滞后特性的显示阵列而言，行/列激励协议可设计成在行选通期间，向所选通行中将被激励的像素施加一约10伏的电压差，并向将被释放的像素施加一接近0伏的电压差。在选通之后，向像素施加一约5伏的稳态电压差，以使其保持在行选通使其所处的任何状态。在被写入之后， 在该实例中，每一像素均承受一处于3-7伏的“稳定窗口”内的电位差。该特性使图1所示的像素设计在相同的所施加电压条件下稳定在一既有的激励状态或释放状态。由于干涉式调制器的每一像素，无论处于激励状态还是释放状态，实质上均是一由所述固定反射层及移动反射层所构成的电容器，因此，该稳定状态可保持于一滞后窗口内的电压下而几乎不消耗功率。如果所施加的电位恒定，则基本上没有电流流入像素。在典型应用中，可通过根据第一行中所期望的一组受激励像素确定一组列电极而形成一显示帧。此后，将一行脉冲施加于第1行电极，从而激励与所确定的列线对应的像素。此后，将所确定的一组列电极变成与第二行中所期望的一组受激励像素对应。此后，将一脉冲施加于第2行电极，从而根据所确定的列电极来激励第2行中的相应像素。第1行的像素不受第2行的脉冲的影响，并保持于其在第1行的脉冲期间被设定的状态。可按顺序性方式对全部系列的行重复上述步骤，以形成所述的帧。通常，通过以某一所需帧数/秒的速度连续重复该过程来用新显示数据刷新及/或更新这些帧。还有很多种用于驱动像素阵列的行及列电极以形成显示帧的协议亦为人们所熟知，且可与本发明一起使用。图4及图5显示一种用于在图2所示的3X3阵列上形成一显示帧的可能的激励协议。图4显示一组可用于具有图3所示滞后曲线的像素的可能的行及列电压电平。在图 4的实施例中，激励一像素包括将相应的列设定至-Vbias，并将相应的行设定至+ Δ V-其可分别对应于-5伏及+5伏。释放像素则是通过将相应的列设定至+Vbias并将相应的行设定至相同的+Δ V、由此在所述像素两端形成一 0伏的电位差来实现。在那些其中行电压保持0 伏的行中，像素稳定于其最初所处的状态，而与该列处于+Vbias还是-Vbias无关。图5Β为一显示一系列行及列信号的时序图，这些信号施加于图2所示的3X3阵列，其将形成图5Α所示的显示布置，其中受激励像素为非反射性。在写入图5Α所示的帧之前，像素可处于任何状态，在该实例中，所有的行均处于0伏，且所有的列均处于+5伏。在这些所施加电压下，所有的像素稳定于其现有的受激励状态或释放状态。在图5Α所示的帧中，像素(1，1)、(1,2), (2,2), (3,2)及(3,3)受到激励。为实现这一点，在第1行的行时间，将第1列及第2列设定为-5伏，将第3列设定为+5伏。此不会改变任何像素的状态，因为所有像素均保持处于3至7伏的稳定窗口内。此后，通过一自0伏上升至5伏然后又下降回至0伏的脉冲来选通第1行。由此激励像素(1，1)和(1， 2)并释放像素(1，3)。阵列中的其它像素均不受影响。为将第2行设定为所期望状态，将第2列设定为-5伏，将第1列及第3列被设定为+5伏。此后，向第2行施加相同的选通脉冲将激励像素(2，2)并释放像素(2，1)和(2，3)。同样，阵列中的其它像素均不受影响。类似地，通过将第2列和第3列设定为-5伏，并将第1列设定为+5伏对第3行进行设定。第 3行的选通脉冲将第3行像素设定为图5Α所示的状态。在写入帧之后，行电位为0，而列电位可保持在+5或-5伏，且此后显示将稳定于图5Α所示的布置。应了解，可对由数十或数百个行和列构成的阵列使用相同的程序。还应了解，用于实施行和列激励的电压的时序、顺序及电平可在以上所述的一般原理内变化很大，且上述实例仅为实例性，任何激励电压方法均可与本发明一起使用。按照上述原理运行的干涉式调制器的详细结构可千变万化。例如，图6Α至6C显示移动镜结构的三种不同实施例。图6Α为图1所示实施例的剖面图，其中在正交延伸的支撑件18上沉积一金属材料条带14。在图6Β中，可移动反射材料14仅在隅角处在系链32 上附接至支撑件。在图6C中，可移动反射材料14悬吊在一可变形层34上。由于反射材料 14的结构设计及所用材料可在光学特性方面得到优化，且可变形层34的结构设计和所用材料可在所期望机械特性方面得到优化，因此该实施例具有若干优点。在许多公开文件中， 包括例如第2004/00519 号美国公开申请案中，描述了各种不同类型干涉装置的生产。可使用很多种人们所熟知的技术来制成上述结构，包括一系列材料沉积、图案化及蚀刻步骤。对一干涉式调制器进行放电和充电的响应时间部分地取决于连接至所述干涉式调制器的电压电路的一 RC(电阻-电容)时间常数。干涉式调制器的该响应时间对于干涉式调制器阵列的显示质量具有一影响。如果一给定干涉式调制器所接收到的输入扫描脉冲之间的时间短于所述干涉式调制器的响应时间，则移动层无法与输入扫描脉冲同步。在这种条件下，干涉式调制器的状态不响应于全部扫描脉冲，因此导致所显示图像的降格。因此，人们期望提供一种具有一缩短的响应时间的干涉式调制器，以实现更快的扫描和刷新速率。连接至一干涉式调制器的电压电路包括所述干涉式调制器的电极、以及触点、导线、及提供电极与行/列驱动电子装置之间的电连接线的其它导电元件。在某些实施例中， 干涉式调制器的电极的材料和几何形状会影响电压电路的RC时间常数。在某些阵列配置中，相邻干涉式调制器的电极串联耦接在一起以连接相邻的干涉式调制器与驱动电子装置，这使得RC时间常数更高。对于其它阵列配置，可使用电线或其它电连接器在行和列驱动器与干涉式调制器的电极之间进行电连接，这些电线对干涉式调制器的RC时间常数有影响。图7A、7B和7C以示意图方式显示本文所述实施例的一干涉式调制器显示器的一实例性3X3部分。大于或小于图7A所示的3X3部分的显示器部分也与本文所描述的实施例兼容。如图7B的剖面图中所示，每个调制器包含一衬底1106、一位于所述衬底1106上的第一电极层902、及一位于所述衬底1106上的第二电极层。所述调制器进一步包含一反射性表面901，其基本上与第一电极层902平行且耦接至第二电极层1302。反射性表面901 可在一第一位置和一第二位置之间移动。反射性表面901的第一位置距第一电极层902 — 第一距离。反射性表面901的第二位置距第一电极层902 —第二距离。如图7B中所示，在某些实施例中，每个调制器的第一电极层902是固定的，且定位成接近衬底1106。阵列的第一电极层902成行布置。这些行在图7A中未示出，但它们对应于图7A中所示的三行调制器。各行的第一电极层902彼此电连接，但与其它行的第一电极层902电绝缘。在某些实施例中，每个调制器的第二电极层1302包含位于第一电极层902上方的移动层的至少一部分。在图7A以示意图方式显示的实施例中，第二电极层1302包含整个移动层。在某些实施例中，阵列的第二电极层1302经图案化以将各列调制器的第二电极层 1302与相邻列调制器的第二电极层1302分开。因此，阵列的第二电极层1302成列布置。 例如，在图7A以示意图方式显示的实施例中，第二电极层1302在每个调制器的第二电极层 1302的四个隅角处具有条带或系链1300。系链1300将第二电极层1302机械耦接至位于调制器隅角处的支柱202。系链1300还机械耦接一列内相邻调制器的第二电极层1302，同时第二电极层1302与其它列的第二电极层1302电绝缘。其它与本文所述实施例兼容的第二电极层1302使用弹簧结构替代图7A中的系链1300。如图7A和7B以示意图方式所示，在某些实施例中，每个调制器的反射性表面901 通过一支撑构件1200机械耦接至对应调制器的第二电极层1302。某些其它的实施例包含复数个将反射性表面901机械耦接至第二电极层1302的支撑构件。因此，在调制器受到激励时，反射性表面901沿一基本上垂直于反射性表面901的方向903在第一位置与第二位置之间相对于第一电极层902移动。在某些实施例中，阵列中的各个调制器进一步包含一导电总线层。导电总线层的至少一部分电耦接至第一电极层902与第二电极极层1302中至少之一。反射性表面901 响应施加在导电总线层上的电压而在第一位置与第二位置之间移动。某些实施例的导电总线层600包含一导电材料，包括但不限于金属、复合物、及合金。用于导电总线层600的实例性导电材料包括但不限于钛、铬、镍、及铝。在某些实施例
10中，导电总线层600沿一平行于图7B中的方向903的方向测量的厚度介于约0. 1微米至约 2微米的范围内。其它厚度也与本文所描述的实施例兼容。如图7A中所示，在某些实施例中，导电总线层600定位在第二电极层1302的上方。调制器的导电总线层600构成复数个导电棒，在图7A显示的实例性实施例中，所述导电棒位于第二电极层1302的上方。每一行的导电棒彼此电连接且与其它行的导电棒电绝缘。在某些实施例中，各导电棒在一行驱动器与一对应调制器行的第一电极层902之间提供电连接线。在某些实施例中，沿这些行布置的导电棒沿一垂直于图7B中的方向903的方向测量的宽度介于约4微米与约10微米之间的范围内。其它宽度也与本文所描述的实施例兼容。在图7A-7C所示的实例性实施例中，一调制器的导电总线层600通过所述调制器的一个或多个支柱202的一导电部分电耦接至所述调制器的第一电极层902。支柱202为移动层和第二电极层1302提供结构性支撑。如图7B中所示，在某些实施例中，支柱202的导电部分电耦接至导电总线层600和第一电极层902 二者，但通过绝缘材料603与第二电极层1302电绝缘。图7C以示意图方式显示图7A所示的与本文所述实施例兼容的干涉式调制器显示器的3X3部分的一支柱202。系链1300机械耦接至支柱202，但与导电总线层600及支柱 202的导电部分700电绝缘。支柱202的导电部分700将导电总线层600电耦接至第一电极层902。如图7C中所示，支柱202的导电部分700具有一大致呈环形的形状，如同心虚线所示。在某些其它实施例中，导电部分700具有其它横截面形状(例如正方形)。在某些实施例中，导电部分700为圆筒形、圆柱形、或实心的。导电部分700的实施例可在导电总线层600和第一电极层902之间具有一均勻或不均勻的横截面。对于图7A、7B、和7C以示意图方式显示的实施例，导电总线层600较佳地定位在第二电极层1302的上方，且远离进入干涉式调制器或自干涉式调制器反射的光的光学路径。 因此，该类实施例的导电总线层600不干扰干涉式调制器的光学特性。另外，导电总线层 600有利地在干涉式调制器阵列的行驱动电子装置与第一电极层902之间提供一电路径， 所述电路径的电阻显著低于其它配置(例如，彼此串接的一行干涉式调制器的第一电极层 902)的其它电路径，因此相对于这些其它配置可有利地降低RC时间常数。某些实施例的导电总线层600相对于干涉式调制器显示器的其它部分定位在不同的位置。如图7A以示意图方式所示，在某些实施例中，导电总线层600位于第二电极层 1302的上方。如下文所述，在某些其它实施例中，导电总线层600定位在第一电极层902以内或与其邻接，或位于第一电极层902与第二电极层1302之间。导电总线层600也可位于第一电极层902下方，或与第二电极层1302基本上位于同一平面内。导电总线层600的其它配置也与本文所描述的实施例兼容。图8A以示意图方式显示一干涉式调制器显示器的一实例性3X3部分，在所述干涉式调制器显示器的干涉式调制器中，导电总线层800位于第二电极层1302上方且电耦接至第二电极层1302。图8B显示图8A所示干涉式调制器显示器的3X3部分的一剖面图。 如图8A中所示，在某些实施例中，显示器的一列调制器的导电总线层800耦接在一起形成复数个导电棒。每一列的导电棒将所述列的第二电极层1302彼此电连接，且各列的导电棒与其它列的导电棒电绝缘。
在某些实施例中，各导电棒在一列驱动器与对应调制器列的第二电极层1302之间提供电连接。在某些实施例中，每个导电总线层800在一个或多个位置电连接至对应的第二电极层1302。如图8B中所示，导电总线层800在支柱202上方连接至第二电极层1302。 在某些实施例中，沿列布置的导电棒沿一垂直于图8B中的方向903的方向测量的宽度在一介于约4微米与约10微米之间的范围内。其它宽度也与本文所描述的实施例兼容。导电总线层800有利地在干涉式调制器阵列的列驱动电子装置之间提供一电路经，所述电路径的电阻显著低于其它配置(例如，彼此串接的一列干涉式调制器的第二电极层1302)的其它电路径，因此相对于其它配置可有利地降低RC时间常数。图9A以示意图方式显示一干涉式调制器显示器的一实例性3X3部分，在所述干涉式调制器显示器的干涉式调制器中，导电总线层900位于第一电极层902与第二电极层 1302之间。图9B显示图9A所示干涉式调制器显示器的3X3部分的剖面图。在图9A所示的实例性实施例中，导电总线层900位于第二电极层1302下方且为支柱202的一导电部分。在图9B以示意图方式显示的实施例中，每一导电总线层900电耦接至一干涉式调制器行的各第一电极层902且与其它干涉式调制器行的第一电极层902电隔离。某些该类实施例的导电总线层900电连接一行驱动器与一对应干涉式调制器行的第一电极层902。所述行驱动器选择性地通过导电总线层900向一行显示器中的干涉式调制器的第一电极层902施加电压。导电总线层900提供一其电阻显著低于仅通过第一电极层902电连接干涉式调制器行的配置的电路径。图9C以示意图方式显示一干涉式调制器显示器的一实例性3X3部分，所述干涉式调制器显示器的干涉式调制器的导电总线层1000与一对应干涉式调制器行的第一电极层902相邻并与其电耦接。图9D显示图9C所示干涉式调制器显示器的3X3部分的剖面图。某些该类实施例的导电总线层1000电连接一行驱动器与一对应干涉式调制器行的第一电极层902，由此在所述行驱动器与所述干涉式调制器之间提供一电路径，所述电路径的电阻显著低于仅通过第一电极层902电连接干涉式调制器行的其它配置。在图9D所示的实例性实施例中，导电总线层1000定位在支柱202之间且靠近一位于下方的第一电极层902 的外缘。导电总线层1000电耦接至位于下方的第一电极层902。对导电总线层1000的材料加以选择以提高跨越第一电极层902的导电率。在某些实施例中，导电总线层1000包含铝或其它导电材料。与某些实施例的第一电极层902不同，选择用于导电总线层1000的材料可不透明。在某些实施例中，导电总线层1000沿一垂直于图9D中的方向903的方向测量的宽度在一介于约4微米与约10微米之间的范围内。在某些实施例中，一介电层906位于导电总线层1000与反射性表面层901之间。 某些该类实施例的介电层906可有利地阻止干涉式调制器的导电总线层1000与反射性表面层901之间接触。在某些实施例中，将导电总线层1000布置在反射性表面层901下方会由于阻断干涉式调制器的入射反射光的至少一部分而对干涉式调制器的光学性能产生不利的影响。为减小导电总线层1000对干涉式调制器的光学性能的视觉影响，可利用沿一垂直于图9D中的方向903的方向测量的宽度更小的导电总线层1000。图9E显示图9C所示干涉式调制器显示器的3X3部分的另一实施例的剖面图。图 9E所示显示器的干涉式调制器具有一掩模材料1002，其大致与干涉式调制器的导电总线层1000对准且位于所述3X3干涉式调制器显示器的导电总线层1000与观看侧之间。掩模材料1002通常为一不透明且具有光学吸收性的材料，其宽度足以阻断入射光照射至导电总线层1000上。在图9E所示的实施例中，掩模材料1002通常在层1004内与一透光材料(例如SiO2)共面，所述透光材料可透射入射至调制器的入射光及自调制器反射的反射光。图IOA以示意图方式显示一具有干涉式调制器的干涉式调制器显示器的一实例性3X3部分，其中一第一导电总线层1100位于第二电极层1302上方，且一第二导电总线层1102位于第一导电总线层1100上方。图IOB显示图IOA所示3X3干涉式调制器显示器的剖面图。第一导电总线层1100通过至少一个支柱202的一导电部分电耦接至一干涉式调制器行的第一电极层902。第二导电总线层1102电耦接至一干涉式调制器列的第二电极层1302。第一导电总线层1100与第二导电总线层1102通过支柱202的绝缘部分605 电隔离。在图IOB中，第一导电总线层1100通过一个或多个支柱202的一导电部分电耦接至第一电极层902。第二导电总线层1102在一个或多个支柱202上方的位置处电耦接至第二电极层1302。在某些实施例中，导电总线层所提供的电阻较小的路径可有利地降低电路的RC 时间常数。其第一电极层902串联电耦接的复数个干涉式调制器的实例性RC时间可在5 微秒至100微秒的范围内变化，视干涉式调制器的数量而定。此相同的复数个干涉式调制器可具有一高达30-50欧姆/平方的电阻。使用导电总线层来将行和列驱动器电连接至复数个干涉式调制器的对应第一电极层902和第二电极层1302可降低电路的电阻，由此降低 RC时间常数。在机械层上制造导电总线的方法图11 (A)-IKQ)以示意图方式显示用于形成一位于一第二电极层1302上方的导电总线结构的一系列实例性过程步骤。图Il(A)显示在一衬底1106上沉积一黑色掩膜 1800。在某些实施例中，黑色掩膜1800包含钼。图11⑶黑色掩膜1800经图案化和蚀刻以在衬底1106的顶部形成小岛。图11 (C) 显示在黑色掩膜1800和衬底1106上沉积一氧化物层1802、及在所述氧化物层1802上沉积一金属层904和一第一电极层902。在某些实施例中，金属层904包含铬，且第一电极层 902包含氧化铟锡(ITO)。图11 (D)显示第一电极层902及金属层904经图案化和蚀刻以根据显示器的设计形成与列、行或其它有效配置兼容的电极和干涉式调制器。在图Il(A)-Il(Q)所示的实例性实施例中，第一电极层902可用作一列电极。如图Il(D)中所示，在金属层904、第一电极层902、及氧化物层1802上方形成一介电(例如氧化硅)层906。图11 (E)显示一牺牲层1804的形成。牺牲层1804决定上方悬置反射性表面901 的空腔的尺寸。所述空腔的干涉特性直接受其深度的影响。某些具有彩色干涉式调制器的实施例构造有空腔深度不同的调制器，以提供红色、绿色、和蓝色的合成静态颜色。为产生这些各不相同的空腔尺寸，需针对每个不同颜色的干涉式调制器沉积一不同厚度的牺牲层 1804。
例如，在某些实施例中，一第一牺牲层经沉积、掩模和图案化，使所述第一牺牲层界定一第一调制器区域。然后，一第二牺牲层经沉积和图案化以界定以上界定的第一调制器与一第二调制器的组合区域。第一牺牲层及第二牺牲层在第一干涉式调制器区域内的组合厚度大于第二牺牲层在第二干涉式调制器区域内的厚度。随后，在某些实施例中，在第二牺牲层上形成一第三牺牲层，以便针对每一彩色干涉式调制器集合界定第一、第二、及第三干涉式调制器的组合区域。在某些实施例中，该第三牺牲层不需经图案化，因为其厚度将包括在彩色干涉式调制器集合的所有三个调制器中。在此描述的三个不同的牺牲层可具有不同的厚度。通过这种方式，所述彩色干涉式调制器集合的第一调制器将具有一深度等于所述三个牺牲层的组合厚度的空腔。所述彩色干涉式调制器集合的第二调制器将具有一深度等于三个牺牲层中的两个牺牲层的组合厚度的空腔。所述彩色干涉式调制器集合的第三调制器将具有一深度等于三个牺牲层中的一个牺牲层的厚度的空腔。在移除牺牲层以后，空腔的尺寸将因三个牺牲层的不同组合厚度而异，由此产生三种不同的颜色，例如红色、绿色和蓝色。图Il(F)显示在介电层906上沉积一反射性表面层1901。在图Il(G)中，所述反射性表面层1901经图案化和蚀刻以形成所述反射性表面层1901的小岛。图11 (H)显示在反射性表面层1901和介电层906上沉积一牺牲层1810。在某些实施例中，牺牲层1810包含钼。在图Il(I)中，牺牲层1810经图案化和蚀刻以形成导电总线孔1812和反射性表面层孔1814。导电总线孔1812穿过牺牲层1810和中间层延伸至第一电极层902。反射性表面层孔1814穿过牺牲层1810延伸至反射性表面层1901。在图Il(J)中，一导电层1816沉积在牺牲层1810上和导电总线孔1812及反射性表面层孔1814中。导电层1816通过导电总线孔1812电耦接至第一电极层902。导电层 1816还通过反射性表面层孔1814电耦接至反射性表面层1901。在图Il(K)中，导电层1816经图案化和蚀刻以形成一导电总线结构1820和反射性表面层连接器1818。图Il(K)中所示的反射性表面层连接器1818与导电总线结构1820 电隔离。在图Il(L)中，沉积一介电层1824。在图Il(M)中，介电层18M经图案化和蚀刻， 以移除介电层1拟4位于导电总线结构1820与反射性表面层连接器1818之间的区域中的部分。图11 (N)显示沉积一牺牲层1拟6。在图11 (0)中，牺牲层1拟6经图案化和蚀刻， 以形成用于一第二电极层1302的着陆区1拟8。在图Il(P)中，所述第二电极层1302经沉积、图案化和蚀刻。在图Il(Q)中，牺牲层1804、1810、1拟6被移除，由此形成具有总线结构 1820的干涉式调制器。干涉式调制器的电容可单独或与上述特性一起降低。降低电路的电容会降低RC 时间常数。刷新速率对第一电极层902及第二电极层1302进行充电和放电或改变施加在其两端的电压所需的时间会影响显示器的刷新速率。例如，缩短第二电极层1302对改变所施加电压的反应时间可使显示器在更短的时间内进行刷新。一刷新更快的显示器可在连续的帧之间提
14供一更不明显的过渡。图像分辨率在某些实施例中，使用一包含沿一干涉式调制器阵列背侧布置的复杂布线线路的导电总线结构可改良灰度级显示技术。用于显示一灰度级图像的技术包括将像素再分成复数个干涉式模块或更小的子像素。通过在每个像素中包含更多的子像素，可以获得更深的灰度级。然而，增加子像素的数量会增加至布置在显示阵列周围的行和列驱动器所需的线路的复杂度。在某些实施例中，使用一导电总线结构可改善灰度级显示。在时间调制中，一灰度级图像的每个干涉式调制器被通以脉冲或迅速刷新，因此观察者感觉到显示器呈现亮度级变化。在某些实施例中，干涉式调制器的刷新或调制速率在纳入以上所述一项或多项改进后得到了提高。刷新速率可根据以下计算式进行计算T_line = T_rc+T_interferometric modulator其中T_line为更新1条线所需的时间；T_rc为所述线的RC时间；T_interferometric modulator为干涉式调制器的机械响应时间。因此T_refresh = n_rows X T_line其中T_refresh为更新整个屏幕所需的时间；n_rows为显示器上的行数。因此屏幕刷新速度(Screen Refresh Rate) = 1/T_refresh其中屏幕刷新速度(Screen Refresh Rate)为整个显示器的刷新速度，单位通常为Hz0由于使用导电总线缩短了 T_rc，因此T_line缩短且T_refresh缩短。随着T_ refresh的缩短，屏幕刷新速度提高并改良了时间调制。重新参考图7A和7B，第一电极层902具有一固有导电率，其取决于为第一电极层 902所选择的材料。将一导电率更高的材料用于第一电极层902可降低干涉式调制器的电路电阻。在某些实施例中，选择用于第一电极层902的材料包含其导电率较氧化铟锡(ITO) 为高的氧化锌锡(ZnTO)。第一电极层902的厚度可变化。在某些实施例中，沿一平行于图7B中的方向903 的方向测量的厚度可在300埃和2，000埃之间。也可使用其它厚度的第一电极层902。可选择一具有低介电常数的材料用于氧化物层或分隔第一电极层902与第二电极层1302的介电材料906。所述介电材料将第二电极层1302与第一电极层902电绝缘，以将一电荷或电压储存在第一电极层和第二电极层之间。介电层906进一步允许所述电压或电荷形成一作用在第二电极层1302上的静电力。一具有一低介电常数的材料可有利地降低电路的RC时间常数。例如，一低介电常数(K)材料可具有一较一使用氧化硅(3.8)制造的介电材料更低的介电常数。在某些实施例中，介电层906的介电常数低达2. 0。降低电容可添加不同的及附加的材料以降低电路的电容。在某些实施例中，选择用于介电层906的材料可降低电路的电容。这些材料包括旋涂玻璃、氮化硅、二氧化硅、二氧化铝、及一种或多种这些材料的复合物。在某些实施例中，在金属层904和第一电极层902之间提供一第二介电层104。如图12所示，在某些实施例中，第二介电层104位于金属层904与第一电极层902之间。该增加介电层104是在介电层或氧化物层906的基础上添加。在该类实施例中，介电层104 用于分隔第一电极层902的光学功能装置与电功能装置。在某些实施例中，这一配置不会对显示器的图像质量产生不利的影响。在干涉式调制器的某些实施例中，在反射性表面901处于“近”位置时，由于添加第二介电层104所致的电容降低随介电层906及第二介电层104的厚度而变化。在某些实施例中，所述两个介电层906、104包含相同的材料，而在其它实施例中，所述两个介电层包含不同的材料。在介电层906与第二介电层104为相同的材料时，一干涉式调制器的电容可利用以下等式近似得出。电容 (反射性表面901的面积)X (介电常数)X (电容率常数)/ (顶部介电层 906的厚度+底部介电层104的厚度)在某些实施例中，介电层906的厚度可变化。如在图13中所示，介电层906包含一个或多个埋置于介电层906内部的气隙1900。图14和图17显示一呈行和列布置的相邻干涉式调制器阵列，每个调制器具有第一电极层902的一中心部分，该中心部分与第一电极层902的一外围部分电隔离。在某些实施例中，第一电极层902内的凹槽将中心部分与外围部分分开。在某些该类实施例中，减小了第一电极层902的参与干涉式调制器驱动的部分的面积，由此减小了电路的电容。在某些实施例中，只有外围部分可提供第一电极层902的电有效区域。在某些该类实施利中，外围部分电连接至一导电总线结构。在某些其它实施利中，只有中心部分可提供第一电极层902的电有效区域。在某些该类实施例中，中心部分电连接至一导电总线结构。图15和图16为取自图14的两个相邻干涉式调制器的剖面，所述干涉式调制器具有一与两个干涉式调制器的一外围部分902(b)电隔离的电有效中心部分902(a)。图17显示一呈行和列布置的干涉式调制器112的阵列，每个干涉式调制器112具有一第一电极层902，第一电极层902的列部分902(c)与第一电极层902的两个外围部分 902(d),902(e)电隔离。在某些实施例中，外围部分902 (c)、902 (d)、902 (e)中的一个或多个可提供第一电极层902的电有效区域，且外围部分902 (c)、902 (d)、902 (e)中的一个或多个不提供第一电极层902的电有效区域。图18为取自图17的两个干涉式调制器112的剖面图，干涉式调制器112具有与两个干涉式调制器的非电有效列部分902 (c)电隔离的电有效外围部分902(d)、902(e)。图19和图20显示一干涉式调制器的一实施例，所述干涉式调制器具有包含多于两个电有效区域404 (a)-(e)的一第一电极层902。电有效区域404 (a) - (e)与第二电极层 1302 —起产生一将第二电极层1302朝向电有效区域404(a)-(e)拉动的静电力。随着第二电极层1302朝向电有效区域404 (a)-(e)移动，反射性表面901相对于衬底1106及金属层 904移动一对应距离。反射性表面901的移动使干涉式调制器转变为如上所述的“ON(打开)”或“OFF (关闭)”状态。通过将这两个功能解耦，可将光学层(或机械层)的电有效部分的面积减小到小于光学层(或机械层)的光学部分的面积。
降低功率消耗降低电路的电阻及电容的另一好处是功率消耗的降低。例如，为对一干涉式调制器阵列进行充电和放电，列和行驱动器需要电力以对所述干涉式调制器进行充电和放电。 通过降低各个干涉式调制器的电容，在激活每个干涉式调制器时，行和列驱动器可施加一更低的电压。在某些实施例中，通过改变干涉式模块的机械刚度及/或影响干涉式调制器内的静电力强度可达成激活电压的降低。例如，干涉式模块的几何变化可以降低第二电极层1302的机械刚度。实例性几何变化包括增大相邻支柱202之间的间隔或改变第二电极层1302的形状。在某些实施例中， 增大支柱202之间的标称间隔会提高所附装第二电极层1302的挠性。该挠性的提高使第二电极层1302和反射性表面901能够响应于施加一更低的激活电压的列或行驱动器而改变状态。如图21中所示，在某些实施例中，可改变第二电极层1302的几何形状以模拟一机械弹簧。机械弹簧设计可使反射性表面901与第二电极层1302解耦。在反射性表面901上下移动时，系链120构成一弹簧部分。在某些实施例中，反射性表面901包含一刚性体(例如一反射性表面层)的一部分。通过这种方式，系链120及反射性表面901被解耦，因为一个的移动基本上不会影响另一个。第二电极层1302的材料选择可影响激活电压。选择一更柔顺的材料会提高第二电极层1302的挠性。在某些实施例中，通过这种方式，行和列驱动器施加一更低的激活电压且仍可获得期望的反射性表面层位移。在某些实施例中，第二电极层1302包含一更柔顺的材料(例如铝)以使反射性表面层901能够响应于一较一包含镍的第二电极层1302更低的激活电压。可用于第二电极层1302的其它实例性材料包括但不限于铬、铜、由氧化物和金属制成的复合物(例如，包覆铝的氮化硅)、金属加强的有机膜(例如镀有任一金属实例的光阻剂)。通过降低第二电极层1302的厚度可进一步降低第二电极层1302的机械刚度。在某些实施例中，第二电极层1302具有一约500埃的厚度。在某些实施例中，另一种用于降低激活电压的技术是改变形成于第一电极层902 与第二电极层1302之间的电场的强度。该技术通过图案化第一电极层902以减少电有效区域的大小来提高电场强度。通过这种方式，可减小形成电有效部分的干涉式调制器的面积。假定所有其它参数保持不变，通过缩小如图14-18所示的电有效区域来图案化电极具有提高激励电压的效果。在某些实施例中，通过为所述一个或多个介电层906选择具有更高的介电常数的材料可进一步降低激活电压。首先，介电常数与激励电压之间的关系为V 1/(K" 1/2)所述电压与介电常数的平方根成反比。因此，随着该常数的增大，将第二电极层 1302朝向第一电极极层902拉动所需的电压会降低。具有更高介电常数的材料可增大在第一电极层与第二电极层之间产生的静电吸引力。在图22中显示了某些实施例的一种可能的像素配置602。该视图由观察者自衬底 106的正面观看，且由九个元件构成，红色、绿色和蓝色中的每种颜色各三个。如图所示，调制器 1400 (a)、1400 (b)、1400 (c)可对应于红色，1400 (d)、1400 (e)、1400 (f)可对应于绿色， 1400 (g)、1400(h)、1400 (i)可对应于蓝色。在图22以示意图方式显示的实施例中，干涉式调制器阵列布置为一 NXN矩阵以提供一图像显示表面。在某些实施例中，可通过改变镜和光学堆叠之间的距离获得三种不同的颜色(红色、绿色和蓝色)。当在调制器上施加一电压时，所有调制器可朝向电极移动一相同的距离或不同的距离。事实上，所有九个调制器可横越整个空腔并移动至一使其与衬底106直接接触的近位置。空腔在静止状态下的尺寸分别如图22、23和25中的竖直尺寸1500、1600、 和1700所示。在一个实施例中，竖直尺寸1500、1600、和1700分别为4000埃、3000埃和 2000 埃。干涉式调制器很小，其一侧通常为25-60微米(每英时400-1，000个点)。因此，
在某些实施例中，多个干涉式调制器元件可进行组合并在一单色、彩色、或灰度级显示器中作为一个像素或子像素一起驱动。例如，每个干涉式调制器可对应于一单色显示器中的一个显示像素。对于彩色或灰度级显示器而言，在某些实施例中每个干涉式调制器的颜色或强度取决于光学层和机械层之间的气隙的尺寸。具有不同强度或颜色的多个子元件可形成一灰度级或彩色像素。为制作一平板显示器，需按照所需的格式制作一大型干涉式调制器阵列(例如，5英时全彩色VGA)。在某些实施例中，调制器1400(a)的反射性表面901可具有设计成使反射性表面 901稳定在一距离1500处的背部支撑件、一挠性层和支柱界面。在某些实施例中，调制器 1400(d)的反射性表面901可具有设计成使反射性表面层稳定在一小于距离1500的距离 1600处的背部支撑件、一挠性层和支柱界面。最后，在某些实施例中，调制器1400(g)的反射性表面层901可具有设计成使反射性表面层稳定在一小于距离1600的距离1700处的背部支撑件、一挠性层和支柱界面。通过这种方式，在某些实施例中控制支撑件的机械特性及 /或物理限制的结果是形成三种不同的空腔尺寸，且由此产生三种不同的像素颜色。或者，可操纵挠性层和支撑件的不同特性以使反射性表面层901在施加相同的电压时移动不同的距离。还有一种选择是，所有调制器可具有相同的结构，但所施加的电压不同以获得不同的颜色。图26A及^B为显示一显示装置2040的一实施例的系统方块图。显示装置2040 例如可为蜂窝式电话或移动电话。然而，显示装置2040的相同组件或其稍作变化的形式也可作为例如电视及便携式媒体播放器等各种类型显示装置的例证。显示装置2040包括一外壳2041、一显示器2030、一天线2043、一扬声器2045、一输入装置2048及一麦克风2046。外壳2041通常由所属领域的技术人员所熟知的众多种制造工艺中的任一种工艺制成，包括注射成型及真空成形。此外，外壳2041可由众多种材料中的任一种材料制成，包括但不限于塑料、金属、玻璃、橡胶及陶瓷、或其一组合。在一实施例中，外壳2041包括可拆部分(未图示)，这些可拆部分可与其它具有不同颜色的、或包含不同标志、图片或符号的可拆部分换用。实例性显示装置2040的显示器2030可为众多种显示器中的任一种，包括本文所述的双稳显示器。在其它实施例中，如所属技术领域的技术人员所熟知，显示器2030包括一平板显示器，例如如上所述的等离子体显示器、EL、OLED, STN IXD或TFT IXD，或一非平板显示器，例如CRT或其它电子管装置。然而，为便于说明本实施例，显示器2030包括一如本文所述的干涉式调制器显示器。图^B以示意图形式显示实例性显示装置2040的一实施例中的组件。所示实例性显示装置2040包括一外壳2041，并可包括其它至少部分地封闭于其中的组件。例如，在一实施例中，实例性显示装置2040包括一网络接口 2027，该网络接口 2027包括一耦接至一收发器2047的天线2043。收发器2047连接至处理器2021，处理器2021又连接至调节硬件2052。调节硬件2052可配置成对一信号进行调节(例如对一信号进行滤波)。调节硬件2052连接至一扬声器2045及一麦克风2046。处理器2021还连接至一输入装置2048及一驱动控制器2(^9。驱动控制器20 耦接至一帧缓冲器20 并耦接至阵列驱动器2022， 阵列驱动器2022又耦接至一显示阵列2030。一电源2050根据具体实例性显示装置2040 的设计要求为所有组件供电。网络接口 2027包括天线2043及收发器2047，以使实例性显示装置2040可通过网络与一个或多个装置进行通信。在一实施例中，网络接口 2027还可具有某些处理能力，以降低对处理器2021的要求。天线2043是所属领域的技术人员所知的用于发射及接收信号的任一种天线。在一实施例中，该天线根据IEEE 802. 11标准(包括IEEE 802. 11(a)，(b)， 或(g))来发射及接收RF信号。在另一实施例中，该天线根据蓝牙(BLUETOOTH)标准来发射及接收RF信号。倘若为蜂窝式电话，则该天线被设计成接收CDMA、GSM、AMPS或其它用于在无线蜂窝电话网络中进行通信的习知信号。收发器2047对自天线2043接收的信号进行预处理，以使其可由处理器2021接收及进一步处理。收发器2047还处理自处理器2021接收到的信号，以使其可通过天线2043自实例性显示装置2040发射。在一替代实施例中，可由一接收器取代收发器2047。在又一替代实施例中，可由一图像源取代网络接口 2027，该图像源可存储或产生拟发送至处理器2021的图像数据。例如，该图像源可为一含有图像数据的数字视频光盘(DVD)或硬盘驱动器、或一产生图像数据的软件模块。处理器2021通常控制实例性显示装置2040的总体运行。处理器2021自网络接口 2027或一图像源接收数据(例如压缩的图像数据)，并将该数据处理成原始图像数据或处理成一种易于处理成原始图像数据的格式。然后，处理器2021将处理后的数据发送至驱动控制器20 或发送至帧缓冲器20 进行存储。原始数据通常是指可识别一图像内每一位置处的图像特性的信息。例如，所述图像特性可包括颜色、饱和度及灰度级。在一实施例中，处理器2021包括一微控制器、CPU、或用于控制实例性显示装置 2040的运行的逻辑单元。调节硬件2052通常包括用于向扬声器2045发送信号及用于自麦克风2046接收信号的放大器及滤波器。调节硬件2052可为实例性显示装置2040内的离散组件，或者可并入处理器2021或其它组件内。驱动控制器20 直接自处理器2021或自帧缓冲器20 获取由处理器2021产生的原始图像数据，并适当地将原始图像数据重新格式化以便高速传输至阵列驱动器2022。 具体而言，驱动控制器20 将原始图像数据重新格式化成一具有光栅状格式的数据流，以使其具有一适合于扫描显示阵列2030的时间次序。然后，驱动控制器20 将格式化后的信息发送至阵列驱动器2022。尽管驱动控制器20 (例如IXD控制器)通常是作为一独立的集成电路(IC)与系统处理器2021相关联，然而这些控制器也可按许多种方式进行构建。 其可作为硬件嵌入处理器2021中、作为软件嵌入处理器2021中、或以硬件形式与阵列驱动器2022完全整合。通常，阵列驱动器2022自驱动控制器20 接收格式化后的信息并将视频数据重
19新格式化成一组平行的波形，该组平行的波形可每秒许多次地施加至来自显示器的χ-y像素阵列的数百条、有时数千条引线。在一实施例中，驱动控制器20 、阵列驱动器2022、及显示阵列2030适用于本文所述的任一类型的显示器。例如，在一实施例中，驱动控制器20 是一传统的显示控制器或一双稳显示控制器(例如一干涉式调制器控制器)。在另一实施例中，阵列驱动器2022 是一传统驱动器或一双稳显示驱动器(例如一干涉式调制器显示器)。在一实施例中，一驱动控制器20 与阵列驱动器2022相整合。这种实施例在例如蜂窝式电话、手表及其它小面积显示器等高度集成的系统中很常见。在又一实施例中，显示阵列2030是一典型的显示阵列或一双稳显示阵列(例如一包含一干涉式调制器阵列的显示器)。输入装置2048使用户能够控制实例性显示装置2040的运行。在一实施例中，输入装置2048包括一小键盘(例如QWERTY键盘或电话小键盘)、一按钮、一开关、一触敏屏幕、一压敏或热敏薄膜。在一实施例中，麦克风2046是实例性显示装置2040的输入装置。 当使用麦克风2046向该装置输入数据时，可由用户提供语音命令来控制实例性显示装置 2040的运行。电源2050可包含许多种能量存储装置，此在所属技术领域内众所周知。例如，在一实施例中，电源2050为一可再充电的蓄电池，例如一镍-镉蓄电池或一锂离子蓄电池。在另一实施例中，电源2050是一可再生能源、电容器或太阳能电池，包括塑料太阳能电池及太阳能电池漆。在另一实施例中，电源2050配置成自墙上插座接收电力。在某些实施方案中，控制可编程性如上文所述存在于一驱动控制器中，该驱动控制器可位于电子显示系统中的数个位置上。在某些情形中，控制可编程性存在于阵列驱动器2022中。所属领域的技术人员将认识到，可在任意数量的硬件及/或软件组件中及在不同的配置中实施上述优化。尽管上文详细说明已显示、说明及指出本发明的适用于各种实施例的新颖特征， 然而应了解，所属领域的技术人员可在形式及细节上对所示装置或工艺作出各种省略、替代及改变，此并不背离本发明的精神。所属领域的一般技术人员将易知将上述特征与干涉式调制器相结合的方法。另外，可将一个或多个该类特征修改成适于与任一实施例及其它干涉式调制器配置一起使用。应知道，由于某些特征可与其它特征相独立地使用或付诸实践，因而可在一并不提供本文所述的所有特征及优点的形式内实施本发明。
权利要求
1.一种微机电系统，其包含多个微机电装置的阵列，所述多个微机电装置中的每一个微机电装置包含 第一电极层；以及可移动层，其包括第二电极层和反射性表面，所述反射性表面在第一位置和第二位置之间可移动，所述第一位置距所述第一电极层第一距离，所述第二位置距所述第一电极层第二距离；其中，所述第一电极层成行布置，每一行的第一电极层以串联方式彼此电连接； 其中，所述第二电极层成列布置，每一列的第二电极层以串联方式彼此电连接；以及导电总线层，所述导电总线层电连接至在一行中的两个或多个微机电装置的所述第一电极层或至在一列中的两个或多个微机电装置的所述第二电极层，其中，所述导电总线层与其所连接至的电极层的结合提供了在行驱动电子装置和所述行之间或在列驱动电子装置和所述列之间的电路径，所述电路径具有比如果在一行中的多个微机电装置或在一列中的多个微机电装置仅通过所述第一电极层或第二电极层连接的情况下更低的电阻；其中，所述反射性表面响应施加到所述导电总线层的电压而在所述第一位置和所述第二位置之间移动。
2.如权利要求1所述的系统，其中，在一行中的所述第一电极层与在其它行中的所述第一电极层电绝缘。
3.如权利要求1所述的系统，其中，在一列中的所述第二电极层与在其它列中的所述第二电极层电绝缘。
4.如权利要求1所述的系统，其中，所述多个微机电装置包括多个干涉式调制器。
5.如权利要求1所述的系统，其中，每一个微机电装置包括光学堆叠。
6.如权利要求5所述的系统，其中，每一个光学堆叠包括所述第一电极层。
7.如权利要求1所述的系统，其中，所述导电总线层电连接至在一行中的两个或多个微机电装置的所述第一电极层。
8.如权利要求1所述的系统，其中，所述导电总线层电连接至在一列中的两个或多个微机电装置的所述第二电极层。
9.如权利要求1所述的系统，其中，所述导电总线层定位于在一列中的所述第二电极层的上方。
10.如权利要求1所述的系统，其中，所述导电总线层邻接在一行中的所述第一电极层。
11.如权利要求1所述的系统，其中，所述第二电极层包含所述反射性表面。
12.如权利要求1所述的系统，其进一步包含反射层，所述反射层耦合到所述第二电极层，其中，所述反射层包含所述反射性表面。
13.如权利要求1所述的系统，其中，所述导电总线层包含导电金属、复合合金、铝、铬、 钛和镍中的至少一种。
14.如权利要求1所述的系统，其中，所述导电总线层具有介于0.1微米和2微米之间的厚度。
15.如权利要求1所述的系统，其中，所述导电总线层具有介于4微米和10微米之间的宽度。
16.如权利要求1所述的系统，其中，所述第一电极层具有介于300埃和2000埃之间的厚度。
17.如权利要求1所述的系统，其进一步包含 显不器；处理器，其与所述显示器电连通，所述处理器经配置以处理图像数据；以及存储装置，其与所述处理器电连通。
18.如权利要求17所述的系统，其进一步包含驱动电路，其经配置以发送至少一个信号到所述显示器；以及控制器，其经配置以发送所述图像数据的至少一部分到所述驱动电路。
19.如权利要求17所述的系统，其进一步包含图像源模块，其经配置以向所述处理器发送所述图像数据，其中，所述图像源模块包含接收器、收发器和发射器中的至少一个。
20.如权利要求17所述的系统，其进一步包含输入装置，其经配置以接收输入数据并将所述输入数据传送到所述处理器。
21.如权利要求1所述的系统，其中，所述导电总线层经配置以在与具有多个串联电极层的装置比较时，降低驱动器与所述装置之间的电阻-电容时间常数。
22.如权利要求1所述的系统，其中，所述导电总线层经配置以避免干扰所述装置的光学特性。
23.一种制造微机电系统的方法，其包含形成多个微机电装置的阵列，所述多个微机电装置中的每一个包含 第一电极层；以及可移动层，其包括第二电极层和反射性表面，所述反射性表面在第一位置和第二位置之间可移动，所述第一位置距所述第一电极层第一距离，所述第二位置距所述第一电极层第二距离；其中，所述第一电极层成行布置，每一行的第一电极层以串联方式彼此电连接； 其中，所述第二电极层成列布置，每一列的第二电极层以串联方式彼此电连接；以及将导电总线层电连接至在一行中的两个或多个微机电装置的所述第一电极层或在一列中的两个或多个微机电装置的所述第二电极层。
24.如权利要求23所述的方法，其中，在一行中的所述第一电极层与在其它行中的所述第一电极层电绝缘。
25.如权利要求23所述的方法，其中，在一列中的所述第二电极层与在其它列中的所述第二电极层电绝缘。
26.如权利要求23所述的方法，其中，所述多个微机电装置包括多个干涉式调制器。
27.如权利要求23所述的方法，其中，形成多个微机电装置的阵列包含形成光学堆叠。
28.如权利要求27所述的方法，其中，所述光学堆叠包括所述第一电极层。
29.如权利要求23所述的方法，其中，所述导电总线层具有介于0.1微米和2微米之间的厚度。
30.如权利要求23所述的方法，其中，所述导电总线层具有介于4微米和10微米之间的宽度。
全文摘要
本发明涉及用于干涉式调制器阵列的导电总线结构，并揭示一种干涉式调制器的多个实施例，这些实施例具有各种增强和特征，包括一导电总线。在某些实施例中，所述干涉式调制器具有一悬置在一第二电极层上方的第一导电层。在某些实施例中，在所述第一导电层上方提供一第二导电层。所述第一导电总线及/或第二导电总线之一可进一步连接至所述第一电极层及/或所述第二电极层。所揭示的其它特征可包含在所述干涉式调制器的实施例内，以改善响应时间、功率消耗、和图像分辨率。
文档编号G02B26/00GK102426405SQ201110316908
公开日2012年4月25日 申请日期2005年9月15日 优先权日2004年9月27日
发明者克拉伦斯·徐, 杰弗里·B·桑普塞尔 申请人:高通Mems科技公司