专利名称：包含含有羟基的咔唑酚醛清漆树脂的形成抗蚀剂下层膜的组合物的制作方法
技术领域：
本发明涉及在半导体基板加工时有效的光刻用形成抗蚀剂下层膜的组合物、以及使用该形成抗蚀剂下层膜的组合物的抗蚀剂图案形成法和半导体装置的制造方法。
背景技术：
一直以来，在半导体器件的制造中，通过使用光致抗蚀剂组合物的光刻来进行微细加工。上述微细加工为下述加工法:在硅晶片等被加工基板上形成光致抗蚀剂组合物的薄膜，在该薄膜上隔着描绘了半导体器件的图案的掩模图案来照射紫外线等活性光线，进行显影，将所得的光致抗蚀剂图案作为保护膜对硅晶片等被加工基板进行蚀刻处理。然而，近年来，有半导体器件的高集成度化进展，所使用的活性光线也从KrF准分子激光(248nm)向ArF准分子激光(193nm)短波长化的倾向。与此相伴，活性光线从基板的漫反射、驻波的影响为大问题。因此已经广泛研究了在光致抗蚀剂与被加工基板之间设置防反射膜(底层抗反射涂层，Bottom Anti — Reflective Coating, BARC)的方法。
今后，如果抗蚀剂图案的微细化进行，则会产生分辨率的问题、抗蚀剂图案在显影后倒塌这样的问题，因而期望抗蚀剂的薄膜化。因此，难以获得对基板加工充分的抗蚀剂图案膜厚，从而需要不仅使抗蚀剂图案而且使抗蚀剂与要加工的半导体基板之间制成的抗蚀剂下层膜也具有作为基板加工时的掩模的功能的工艺。作为这样的工艺用的抗蚀剂下层膜，与现有的高蚀刻速率性(蚀刻速度快)抗蚀剂下层膜不同，要求具有与抗蚀剂接近的干蚀刻速度的选择比的光刻用抗蚀剂下层膜、具有小于抗蚀剂的干蚀刻速度的选择比的光刻用抗蚀剂下层膜、具有小于半导体基板的干蚀刻速度的选择比的光刻用抗蚀剂下层膜。
作为上述抗蚀剂下层膜用的聚合物，可例示例如以下的聚合物。
可例示使用了聚乙烯基咔唑的形成抗蚀剂下层膜的组合物(参照专利文献1、专利文献2和专利文献3)。
公开了使用了芴苯酚酚醛清漆树脂的形成抗蚀剂下层膜的组合物(例如，参照专利文献4) ο
公开了使用 了芴萘酚酚醛清漆树脂的形成抗蚀剂下层膜的组合物(例如，参照专利文献5)。
公开了包含芴苯酚和以芳基亚烷基作为重复单元的树脂的形成抗蚀剂下层膜的组合物(例如，参照专利文献6、专利文献7)。
现有技术文献
专利文献
专利文献1:日本特开平2 - 293850号公报
专利文献2:日本特开平I — 154050号公报
专利文献3:日本特开平2 - 22657号公报
专利文献4:日本特开2005 - 128509号公报
专利文献5:日本特开2007 - 199653号公报
专利文献6:日本特开2007 - 178974号公报
专利文献7:美国专利第7378217号说明书发明内容
发明所要解决的课题
本发明的目的是提供用于半导体装置制造的光刻工艺的形成抗蚀剂下层膜的组合物。此外本发明的目的是提供不引起与抗蚀剂层的混合，可以获得优异的抗蚀剂图案，并具有与抗蚀剂接近的干蚀刻速度的选择比的光刻用抗蚀剂下层膜、具有小于抗蚀剂的干蚀刻速度的选择比的光刻用抗蚀剂下层膜、具有小于半导体基板的干蚀刻速度的选择比的光刻用抗蚀剂下层膜。此外本发明还可以在将248nm、193nm、157nm等波长的照射光使用于微细加工时赋予有效地吸收来自基板的反射光的性能。此外，本发明的目的是提供使用了形成抗蚀剂下层膜的组合物的抗蚀剂图案的形成法。而且，本发明的目的是提供用于形成还兼有耐热性的抗蚀剂下层膜的形成抗蚀剂下层膜的组合物。
用于解决课题的方法
技术领域：
本发明中，作为第I观点，涉及一种形成抗蚀剂下层膜的组合物，其包含聚合物，所述聚合物包含下述式(I)所示的单元结构和式(2)所示的单元结构,式(I)所示的单元结构与式⑵所示的单元结构的比例以摩尔比计为3 97:97 3，
权利要求
1.一种形成抗蚀剂下层膜的组合物，其包含聚合物，所述聚合物包含下述式(I)所示的单元结构和式(2)所示的单元结构，式(I)所示的单元结构与式(2)所示的单元结构的比例以摩尔比计为3 97:97 3，
2.根据权利要求1所述的形成抗蚀剂下层膜的组合物，式(I)中，RpR2、R3和R5表示氢原子，R4表示萘环或芘环。
3.根据权利要求1或2所述的形成抗蚀剂下层膜的组合物，式(2)中，Ar表示萘环，R7和R9表示氢原子，R8表示萘环或芘环。
4.根据权利要求1 3的任一项所述的形成抗蚀剂下层膜的组合物，其还包含交联剂。
5.根据权利要求1 4的任一项所述的形成抗蚀剂下层膜的组合物，其还包含酸和/或产酸剂。
6.一种抗蚀剂下层膜，其是通过将权利要求1 5的任一项所述的形成抗蚀剂下层膜的组合物涂布在半导体基板上，进行烘烤，从而得到的。
7.一种在半导体的制造中使用的抗蚀剂图案的形成方法，其包括下述工序:将权利要求I 5的任一项所述的形成抗蚀剂下层膜的组合物涂布在半导体基板上，进行烘烤，从而形成下层膜。
8.一种半导体装置的制造方法，其包括下述工序:在半导体基板上通过权利要求1 5的任一项所述的形成抗蚀剂下层膜的组合物来形成下层膜的工序；在该下层膜上形成抗蚀剂膜的工序；通过光或电子束的照射与显影来形成图案化了的抗蚀剂膜的工序；按照图案化了的抗蚀剂膜对该下层膜进行蚀刻的工序；以及按照图案化了的下层膜对半导体基板进行加工的工序。
9.一种半导体装置的制造方法，其包括下述工序:在半导体基板上通过权利要求1 5的任一项所述的形成抗蚀剂下层膜的组合物来形成下层膜的工序；在该下层膜上形成硬掩模的工序；然后在该硬掩模上形成抗蚀剂膜的工序；通过光或电子束的照射与显影来形成图案化了的抗蚀剂膜的工序；按照图案化了的抗蚀剂膜对硬掩模进行蚀刻的工序；按照图案化了的硬掩模对该下层膜进行蚀刻的工序；以及按照图案化了的下层膜对半导体基板进行加工的工序。
10.根据权利要求 9所述的制造方法，硬掩模是由无机物的蒸镀得到的。
全文摘要
本发明的课题是提供用于半导体装置制造的光刻工艺的具备耐热性的形成抗蚀剂下层膜的组合物。作为解决本发明课题的方法是一种形成抗蚀剂下层膜的组合物，其包含聚合物，所述聚合物包含下述式(1)所示的单元结构和式(2)所示的单元结构，所述聚合物以摩尔比计为3～9797～3的比例包含式(1)所示的单元结构和式(2)所示的单元结构。本发明涉及一种半导体装置的制造方法，其包括下述工序在半导体基板上通过形成抗蚀剂下层膜的组合物来形成下层膜的工序；在该下层膜上形成硬掩模的工序；然后在该硬掩模上形成抗蚀剂膜的工序；通过光或电子束的照射与显影来形成图案化了的抗蚀剂膜的工序；按照图案化了的抗蚀剂膜对硬掩模进行蚀刻的工序；按照图案化了的硬掩模对该下层膜进行蚀刻的工序；以及按照图案化了的下层膜对半导体基板进行加工的工序。
文档编号G03F7/11GK103229104SQ20118005708
公开日2013年7月31日 申请日期2011年12月5日 优先权日2010年12月9日
发明者新城彻也, 奥山博明, 桥本圭祐, 染谷安信, 柄泽凉, 加藤雅一 申请人:日产化学工业株式会社