阵列基板的防静电结构的制作方法
【专利摘要】本发明提供一种阵列基板的防静电结构，包括：阵列基板的有效区域（20）、一条栅极线短路棒（30）以及一条数据线短路棒（40），该阵列基板的有效区域（20）设有数根栅极线（22）及数根数据线（24），栅极线短路棒（30）电性连接于该些栅极线（22）的一端，数据线短路棒（40）电性连接于该些数据线（24）的一端。本发明仅采用一条栅极线短路棒将所有栅极线短接以及一条数据线短路棒将所有数据线短接以很好地避免过孔形成时产生的等离子体异常放电对短路棒处的金属走线和过孔造成的静电损伤。
【专利说明】阵列基板的防静电结构
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种阵列基板的防静电结构。
【背景技术】
[0002]液晶显示装置(Liquid Crystal Display, LCD)具有机身薄、省电、无福射等众多优点，得到了广泛的应用。现有市场上的液晶显示装置大部分为背光型液晶显示装置，其包括壳体、设于壳体内的液晶显示面板及设于壳体内并相对液晶显示面板设置的背光模组(backlight module)ο液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，并在两玻璃基板上施加驱动电压来控制液晶分子的旋转，从而将背光模组的光线折射出来产生画面。
[0003]静电(Electro-Static discharge, ESD)在半导体生产行业一直是一个悬而未决的问题，静电会导致产品良率降低、成本增加、产能下降。在液晶显示装置制造工艺中，静电也一直影响着液晶显示装置的品质，尤其是液晶显示面板的生产工艺。静电的产生主要分为三大因素:
[0004]一是颗粒(particle)，任何一种颗粒都有可能造成器件损伤，甚至产品报废，因此半导体制造工艺中，管控颗粒是一项重要的工作。
[0005]二是制程条件和原材料，在液晶显示面板工艺制程中，沉积(deposition)工序、曝光(photo)工序、蚀刻(etch)工序、剥离(strip)以及清洁(clean)工序等的工艺条件都会产生静电，同时，在该些制程中所用到的原材料由于材料缺陷也会产生静电。
[0006]三是设计因素，产品设计的好坏直接影响了静电的情况。
[0007]为了提高产品品质，降低生产成本，在液晶显示面板的生产工艺会进行静电防护工作。该静电防护工作包括两大类:一是液晶显示面板内部器件保护，主要是在液晶显示面板的线路(栅极(Gate)线和数据(Data)线)的始末端设计防静电环(ESD ring) ;二是液晶显示面板外围电路保护，主要是保护阵列制程以及后端制程中静电对面板外围电路的损伤。
[0008]在现有的TFT阵列基板结构中，膜层顺序为:第一金属层(Gate/Com) —栅绝缘层(GI) —有源层(Active) —第二金属层(S/D) —钝化层(PVX) —透明导电层(Indium TinOxides, ΙΤ0)，为了控制产品的成本和良率，通常在成盒(Cell)段制程完成切割(cutting)以后要对面板进行点灯判级，进而将合格的液晶显示面板(panel)投入模组。
[0009]为了实现在成盒段制程能够点灯，同时又不影响模组段的正常点灯，通常会在阵列基板制作过程中，在栅极线(Gate线)和数据线(Data线)的端子处增加一些简单的测试电路，即设置短路棒(shorting bar)，进而实现成盒段制程的点灯，减少静电释放现象。目前的短路棒分为两种结构:错射(trimming)结构和开关(switching)结构。错射结构是将栅极线和数据线直接短接到短路棒上，在成盒测试完成后，需要采用激光镭射的方式将短路棒与栅极线和数据线的端子断开；开关结构是采用开关将短路棒信号输入到栅极线和数据线上。[0010]就镭射结构而言，目前采用5条短路棒分别与相应的信号线连接，其中3条短路棒连接数据线(分别连接R、G、B数据线)，2条短路棒连接栅极线(分别连接奇、偶栅极线)，这些短路棒100均通过过孔与栅极线或数据线200连接，如图1所示。但该技术在液晶显示面板的绝缘保护层和有源层的干法蚀刻工艺(如沟道干刻和过孔干刻)中，等离子体(plasma)异常放电仍会对短路棒100处金属交叠走线造成静电损伤，影响产品品质。
【发明内容】
[0011]本发明的目的在于提供一种阵列基板的防静电结构，在阵列基板制造过程中，尤其是对绝缘保护层和有源层进行干法蚀刻(如沟道干刻和过孔干刻)时，可以很好地避免过孔形成时产生的等离子体异常放电对短路棒处金属交叠走线和过孔造成的静电损伤，提高广品品质，提闻生广效率，降低生广成本。
[0012]为实现上述目的，本发明提供一种阵列基板的防静电结构，包括:阵列基板的有效区域、一条设于所述有效区域一侧的栅极线短路棒以及一条设于所述有效区域另一侧的数据线短路棒，该有效区域设置栅极线短路棒的一侧与设置数据线短路棒的另一侧相邻，所述阵列基板的有效区域设有数根相互平行排列的栅极线及数根相互平行排列的数据线，所述栅极线短路棒电性连接于所述数根栅极线的一端，所述数据线短路棒电性连接于所述数根数据线的一端。
[0013]所述数根栅极线与数根数据线相互垂直，每一栅极线和每一数据线的始末端均设有一防静电环，该些防静电环围绕该阵列基板的有效区域设置。
[0014]所述围绕该阵列基板有效区域的所有防静电环均电性连接在一起。
[0015]所述阵列基板的防静电结构还包括:数根第一扇出线、数根第二扇出线、数个数据线接触垫、以及数个栅极线接触垫，每一所述第一扇出线的一端与一数据线接触垫电性连接，另一端与一数据线电性连接，每一所述第二扇出线的一端与一栅极线接触垫电性连接，另一端分别与一栅极线电性连接。
[0016]所述栅极线短路棒与每一栅极线接触垫电性连接，以将所有栅极线短接；所述数据线短路棒与每一数据线接触垫电性连接，以将所有数据线短接。
[0017]所述栅极线短路棒包括:基板、形成于基板上的第一金属层、覆盖于第一金属层及基板上的栅绝缘层、位于栅绝缘层上的钝化层。
[0018]所述栅极线短路棒的第一金属层与所述数根栅极线同层制作且直接相连，进而将所述栅极线短路棒与所述数根栅极线电性连接。
[0019]所述数据线短路棒包括:基板、形成于基板上的栅绝缘层、位于栅绝缘层上的第二金属层、以及覆盖于第二金属层与栅绝缘层上的钝化层。
[0020]所述数据线短路棒的第二金属层与所述数根数据线同层制作且直接相连，进而将所述数据线短路棒与所述数根数据线电性连接。
[0021]所述栅极线短路棒一端设有栅极信号输入焊盘，用于输入测试信号；所述数据线短路棒一端设有数据信号输入焊盘，用于输入测试信号。
[0022]本发明的有益效果:本发明的阵列基板的防静电结构，仅采用一条栅极线短路棒将所有栅极线短接以及一条数据线短路棒将所有数据线短接，大大简化短路棒电路，减少短路棒的个数，减少成盒段制程中点灯信号的个数，且，所述栅极线短路棒的第一金属层与所述数根栅极线同层制作且直接相连，进而将所述栅极线短路棒与所述数根栅极线电性连接，所述数据线短路棒的第二金属层与所述数根数据线同层制作且直接相连，如此，在阵列基板制造过程中，尤其是对绝缘保护层和有源层进行干法蚀刻(如沟道干刻和过孔干刻)时，可以很好地避免过孔形成时产生的等离子体异常放电对短路棒处的金属走线和过孔造成的静电损伤，更好地起到静电保护的作用，提高产品品质，提高生产效率，降低生产成本。
[0023]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
【专利附图】
【附图说明】
[0024]下面结合附图，通过对本发明的【具体实施方式】详细描述，将使本发明的技术方案及其它有益效果显而易见。
[0025]附图中，
[0026]图1为现有技术中阵列基板的防静电结构示意图；
[0027]图2为本发明中阵列基板的防静电结构示意图；
[0028]图3为本发明阵列基板的防静电结构中的栅极线短路棒局部放大图；
[0029]图4为本发明阵列基板的防静电结构中的数据线短路棒局部放大图；
[0030]图5为图3中A-A的断面图；
[0031]图6为图4中B-B的断面图；
[0032]图7为本发明阵列基板的防静电结构中的防静电环的等效电路图。
【具体实施方式】
[0033]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
[0034]本发明以VA型显示模式来进行说明，但不限于VA型显示模式。
[0035]请参阅图2至图4，本发明提供一种阵列基板的防静电结构，具体包括:阵列基板的有效区域20、一条设于所述有效区域20 —侧的栅极线短路棒30以及一条设于所述有效区域20另一侧的数据线短路棒40，所述阵列基板的有效区域20设有数根相互平行排列的栅极线22及数根相互平行排列的数据线24，所述栅极线短路棒30电性连接于所述数根栅极线22的一端，所述数据线短路棒40电性连接于所述数根数据线24的一端，本发明仅采用一条栅极线短路棒30将所有栅极线22短接以及一条数据线短路棒40将所有数据线24短接，以实现面板外围电路的保护，大大简化短路棒电路，减少短路棒的个数，减少成盒段制程中点灯信号的个数。优选的，所述数根栅极线22与数根数据线24相互垂直，即阵列基板的有效区域20设置栅极线短路棒30的一侧与设置数据线短路棒40的另一侧相邻。每一栅极线22和每一数据线24的始末端均设有一防静电环26，该些防静电环26围绕该阵列基板的有效区域20设置，以实现面板内部器件的防静电保护。在本实施例中，所述围绕该阵列基板有效区域20的所有防静电环26均电性连接在一起，以达到更好的防静电效果。其中，每一防静电环26的等效电路图如图7所示，防静电环26由两电容构成，且该两电容通过并联方式相连接。
[0036]所述阵列基板的防静电结构还包括:数根第一扇出线52、数根第二扇出线54、数个数据线接触垫62、以及数个栅极线接触垫64，每一所述第一扇出线52的一端与一数据线接触垫62电性连接，另一端与一数据线24电性连接，每一所述第二扇出线54的一端与一栅极线接触垫64电性连接，另一端与一栅极线22电性连接。所述栅极线短路棒30与每一栅极线接触垫64电性连接，以将所有栅极线22短接；所述数据线短路棒40与每一数据线接触垫62电性连接，以将所有数据线24短接。其中，第一扇出线52的数量及数据线接触垫62的数量都等于数据线24的数量；第二扇出线54的数量及栅极线接触垫64的数量都等于栅极线22的数量。所述栅极线短路棒30 —端设有栅极信号输入焊盘32，用于输入测试信号；所述数据线短路棒40 —端设有数据信号输入焊盘42，用于输入测试信号，进而完成成盒点灯测试。
[0037]所述阵列基板的防静电结构还包括一设置在阵列基板边缘的PLG (Propel LinkGate，连接栅极)走线70，主要用于将集成电路输出的信号传递至栅极线。
[0038]请结合参阅图5，所述栅极线短路棒30包括:基板41、形成于基板41上的第一金属层42、覆盖于第一金属层42及基板41上的栅绝缘层43、位于栅绝缘层43上的钝化层45。在本实施例中，所述栅极线短路棒30的第一金属层42与栅极线22同层制作且直接相连，加工方便，有利于提高加工速度及节省成本。同样，请结合参阅图6，所述数据线短路棒40包括:基板41、形成于基板41上的栅绝缘层43、位于栅绝缘层43上的第二金属层44、以及覆盖于第二金属层44与栅绝缘层43上的钝化层45。在本实施例中，所述数据线短路棒40的第二金属层44与数据线24同层制作且直接相连，加工方便，有利于提高加工速度及节省成本。如此，在阵列基板制造过程中，尤其是对绝缘保护层和有源层进行干法蚀刻(如沟道干刻和过孔干刻)时，可以很好地避免过孔形成时产生的等离子体异常放电对短路棒处的金属走线和过孔造成的静电损伤，更好地起到静电保护的作用，提高产品品质，提高生产效率，降低生产成本。
[0039]所述栅绝缘层43优选采用硅沉积形成，所述基板41优选为玻璃基板。
[0040]综上所述，本发明的阵列基板的防静电结构，采用一条栅极线短路棒将所有栅极线短接以及一条数据线短路棒将所有数据线短接，大大简化短路棒电路，减少短路棒的个数，减少成盒段制程中点灯信号的个数，且，所述栅极线短路棒的第一金属层与所述数根栅极线同层制作且直接相连，进而将所述栅极线短路棒与所述数根栅极线电性连接，所述数据线短路棒的第二金属层与所述数根数据线同层制作且直接相连，如此，在阵列基板制造过程中，尤其是对绝缘保护层和有源层进行干法蚀刻(如沟道干刻和过孔干刻)时，可以很好地避免过孔形成时产生的等离子体异常放电对短路棒处的金属走线和过孔造成的静电损伤，更好地起到静电保护的作用，提高产品品质，提高生产效率，降低生产成本。
[0041]以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
【权利要求】
1.一种阵列基板的防静电结构，其特征在于，包括:阵列基板的有效区域(20)、一条设于所述有效区域(20)—侧的栅极线短路棒(30)以及一条设于所述有效区域(20)另一侧的数据线短路棒(40)，该有效区域(20)设置栅极线短路棒(30)的一侧与设置数据线短路棒(40)的另一侧相邻，所述阵列基板的有效区域(20)设有数根相互平行排列的栅极线(22)及数根相互平行排列的数据线(24)，所述栅极线短路棒(30)电性连接于所述数根栅极线(22)的一端，所述数据线短路棒(40)电性连接于所述数根数据线(24)的一端。
2.如权利要求1所述的阵列基板的防静电结构，其特征在于，所述数根栅极线(22)与数根数据线(24)相互垂直，每一栅极线(22)和每一数据线(24)的始末端均设有一防静电环(26)，该些防静电环(26)围绕该阵列基板的有效区域(20)设置。
3.如权利要求2所述的阵列基板的防静电结构，其特征在于，所述围绕该阵列基板有效区域(20 )的所有防静电环(26 )均电性连接在一起。
4.如权利要求1所述的阵列基板的防静电结构，其特征在于，还包括:数根第一扇出线(52)、数根第二扇出线(54)、数个数据线接触垫(62)、以及数个栅极线接触垫(64)，每一所述第一扇出线(52)的一端与一数据线接触垫(62)电性连接，另一端与一数据线(24)电性连接，每一所述第二扇出线(54)的一端与一栅极线接触垫(64)电性连接，另一端与一栅极线(22)电性连接。
5.如权利要求4所述的阵列基板的防静电结构，其特征在于，所述栅极线短路棒(30)与每一栅极线接触垫(64)电性连接，以将所有栅极线(22)短接；所述数据线短路棒(40)与每一数据线接触垫(62)电性连接，以将所有数据线(24)短接。
6.如权利要求1所述的阵列基板的防静电结构，其特征在于，所述栅极线短路棒(30)包括:基板(41)、形成于基板(41)上的第一金属层(42)、覆盖于第一金属层(42)及基板(41)上的栅绝缘层(43)、位于栅绝缘层(43)上的钝化层(45)。
7.如权利要求6所述的阵列基板的防静电结构，其特征在于，所述栅极线短路棒(30)的第一金属层(42)与所述数根栅极线(22)同层制作且直接相连，进而将所述栅极线短路棒(30)与所述数根栅极线(22)电性连接。
8.如权利要求1所述的阵列基板的防静电结构，其特征在于，所述数据线短路棒(40)包括:基板(41)、形成于基板(41)上的栅绝缘层(43)、位于栅绝缘层(43)上的第二金属层(44)、以及覆盖于第二金属层(44)与栅绝缘层(43)上的钝化层(45)。
9.如权利要求8所述的阵列基板的防静电结构，其特征在于，所述数据线短路棒(40)的第二金属层(44)与所述数根数据线(24)同层制作且直接相连，进而将所述数据线短路棒(40)与所述数根数据线(24)电性连接。
10.如权利要求1所述的阵列基板的防静电结构，其特征在于，所述栅极线短路棒(30)一端设有栅极信号输入焊盘(32)，用于输入测试信号；所述数据线短路棒(40) —端设有数据信号输入焊盘(42 )，用于输入测试信号。
【文档编号】G02F1/133GK103676255SQ201310733696
【公开日】2014年3月26日 申请日期:2013年12月26日 优先权日:2013年12月26日
【发明者】徐向阳 申请人:深圳市华星光电技术有限公司