阵列基板及其制造方法、显示装置制造方法
【专利摘要】本发明公开了一种阵列基板及其制造方法、显示装置，其中该阵列基板包括：衬底基板以及形成于衬底基板的上方的薄膜晶体管、第一公共电极、像素电极和第二公共电极，像素电极位于第一共电极和第二公共电极之间，像素电极与薄膜晶体管的漏极电连接，像素电极与第一公共电极和第二公共电极均绝缘，第一公共电极和第二公共电极的电势相等。本发明的技术方案通过在第一公共电极与像素电极之间形成第一电容，在第二公共电极与像素电极之间形成第二电容，第一电容与第二电容并联，因此在像素单元内的存储电容大小等于第一电容与第二电容之和，从而有效的提升了像素单元内的存储电容。
【专利说明】阵列基板及其制造方法、显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，特别涉及一种阵列基板及其制造方法、显示装置。
【背景技术】
[0002]薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display,简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前平板显示器市场占据了主导地位。
[0003]边缘场开关技术(Fringe Field Switching,简称FFS)通过同一平面内像素间电极产生边缘电场，使得电极间以及电极正上方的取向液晶分子都能在平行于基板的平面方向产生旋转转换，在增大视角的同时提供液晶层的透光效率。
[0004]在FFS型的显示装置中包括一阵列基板，该阵列基板中包括:一像素电极和一公共电极，其中，该像素电极与公共电极之间形成存储电容(又作像素电容)，以在显示阶段维持像素电极上的像素电压。
[0005]目前，随着显示装置的高分辨率(HighAperture)化，使得显示装置中单个的像素单元的面积减小，相应地，每个像素单元中的像素电极和公共电极的面积均减小。而随着每个像素单元中的像素电极和公共电极的面积减小，从而会导致像素电极与公共电极之间产生的存储电容减小，造成在显示阶段时像素电极上的电压不稳定，像素单元无法正常发光，进而对显示装置的显示效果造成影响。
【发明内容】
[0006]本发明提供一种阵列基板及其制造方法、显示装置，用于解决现有技术中像素电极和公共电极的面积均减小，从而导致像素单元内存储电容减小，进而造成在显示阶段时像素电极上的电压不稳定，像素单元无法正常发光的技术问题。
[0007]为实现上述目的，本发明提供一种阵列基板，包括:衬底基板以及形成于所述衬底基板的上方的薄膜晶体管、第一公共电极、像素电极和第二公共电极，其中，所述像素电极位于所述第一共电极和所述第二公共电极之间，所述像素电极与所述薄膜晶体管的漏极电连接，所述像素电极与所述第一公共电极和所述第二公共电极均绝缘，所述第一公共电极和所述第二公共电极的电势相等。
[0008]可选地，所述薄膜晶体管包括:栅极、形成于所述栅极的上方的第一绝缘层、形成于所述第一绝缘层的上方的有源层以及形成于所述有源层上方的源极和所述漏极，所述第一公共电极与所述栅极同层设置。
[0009]可选地，所述像素电极与所述有源层同层设置，所述第一公共电极与所述像素电极之间为所述第一绝缘层。
[0010]可选地，所述漏极的上方形成有第二绝缘层，所述像素电极形成于所述第二绝缘层的上方，所述第二绝缘层上形成有过孔，所述像素电极通过所述过孔与所述漏极连接，所述第一公共电极与所述像素电极之间为所述第一绝缘层和所述第二绝缘层。
[0011]可选地，所述像素电极的上方形成有第三绝缘层，所述第二公共电极形成于所述第三绝缘层的上方。
[0012]可选地，所述第一公共电极为狭缝电极或板状电极。
[0013]可选地，所述第二公共电极为狭缝电极。
[0014]可选地，位于显示区域的所述像素电极在竖直方向的投影覆盖所述第一公共电极。
[0015]可选地，所述第一公共电极与所述第二公共电极均与位于所述阵列基板的边缘区域的公共电压线连接。
[0016]为实现上述目的，本发明还提供一种阵列基板的制造方法，包括:
[0017]在衬底基板的上方形成薄膜晶体管、第一公共电极、像素电极和第二公共电极，所述像素电极位于所述第一共电极和所述第二公共电极之间，所述像素电极与所述薄膜晶体管的漏极电连接，所述像素电极与所述第一公共电极和所述第二公共电极均绝缘，所述第一公共电极和所述第二公共电极的电势相等。
[0018]可选地，所述薄膜晶体管包括:栅极、第一绝缘层、第二绝缘层、有源层、源极和漏极，其中，所述第一公共电极与所述栅极同层设置，形成所述薄膜晶体管的步骤包括:
[0019]步骤S1、在衬底基板的上方形成栅极；
[0020]步骤S2、在所述栅极和所述第一公共电极的上方形成第一绝缘层；
[0021]步骤S3、在所述第一绝缘层的上方形成有源层；
[0022]步骤S4、在所述有源层的上方形成源极和所述漏极。
[0023]可选地，形成所述第一公共电极的步骤具体包括:
[0024]步骤S11、在所述衬底基板的上方形成第一公共电极；
[0025]其中，步骤Sll在步骤SI之前执行，或者步骤Sll在步骤SI和步骤S2之间执行。
[0026]可选地，所述像素电极与所述有源层同层设置，形成所述像素电极的步骤具体包括:
[0027]步骤S31、在所述第一绝缘层的上方形成所述像素电极；
[0028]其中，步骤31在步骤S3和步骤S4之间执行，且步骤S4中形成的所述漏极位于所述像素电极和所述有源层的上方。
[0029]可选地，所述阵列基板还包括第二绝缘层，所述阵列基板的制造方法还包括:
[0030]步骤S5、在所述漏极的上方形成第二绝缘层，所述第二绝缘层上形成有过孔；
[0031]形成所述像素电极的步骤具体包括:
[0032]步骤S6、在所述第二绝缘层的上方形成所述像素电极，所述像素电极通过所述过孔与所述漏极连接；
[0033]其中，步骤S5在步骤S4之后执行，步骤S6在步骤S5之后执行。
[0034]可选地，所述阵列基板还包括第三绝缘层，所述阵列基板的制造方法还包括:
[0035]步骤S7、在所述像素电极的上方形成第三绝缘层；
[0036]形成第二公共电极的步骤具体包括:
[0037]步骤S8、在所述第三绝缘层的上方形成所述第二公共电极；
[0038]其中，步骤S7在形成所述像素电极的步骤之后执行，步骤S8在步骤S7之后执行。
[0039]为实现上述目的，本发明还提供一种显示装置，该显示装置包括:阵列基板，该阵列基板为上述的阵列基板。
[0040]本发明具有以下有益效果:
[0041]本发明供了一种阵列基板及其制造方法，其中，该阵列基板包括:衬底基板、薄膜晶体管、第一公共电极、像素电极和第二公共电极，其中膜晶体管、第一公共电极、像素电极和第二公共电极均形成于衬底基板的上方，像素电极位于第一共电极和第二公共电极之间，像素电极与薄膜晶体管的漏极电连接，像素电极与第一公共电极和第二公共电极均绝缘，第一公共电极和第二公共电极的电势相等。在本实施例中，第一公共电极与像素电极之间形成第一电容，第二公共电极与像素电极之间形成第二电容该，第一电容与第二电容并联，因此在像素单元内的存储电容大小等于第一电容与第二电容之和，从而有效的提升了像素单元内的存储电容。在高分辨率的显示装置中，即使像素单元内公共电极和像素电极的面积较小，但是像素单元内的存储电容仍具有较大的电荷存储能力。
【专利附图】
【附图说明】
[0042]图1为本发明实施例一提供的阵列基板的结构示意图；
[0043]图2为图1所示的阵列基板的制造方法的流程图；
[0044]图3a?3i为制备图1所示的阵列基板的中间结构的示意图；
[0045]图4为本发明实施例二提供的阵列基板的结构示意图；
[0046]图5为图4所示的阵列基板的制造方法的流程图；
[0047]图6为实施例二中执行步骤S31后的示意图；
[0048]图7为实施例二中执行步骤S4后的示意图；
[0049]图8为实施例二中执行步骤S7后的示意图；
[0050]图9为实施例二中执行步骤S8后的示意图。
【具体实施方式】
[0051]为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的阵列基板及其制造方法、显示装置进行详细描述。
[0052]图1为本发明实施例一提供的阵列基板的结构示意图，如图1所示，该阵列基板为一种FFS型阵列基板，该阵列基板包括:衬底基板1、薄膜晶体管2、第一公共电极3、像素电极4和第二公共电极5，其中薄膜晶体管2、第一公共电极3、像素电极4和第二公共电极5均形成于衬底基板I的上方，其中，像素电极4位于第一公共电极3和第二公共电极5之间，像素电极4与薄膜晶体管2的漏极10电连接，像素电极4与第一公共电极3和第二公共电极5均绝缘，第一公共3电极和第二公共电极5的电势相等。
[0053]其中，为实现第一公共电极3和第二公共电极5的电势相等，本实施例中第一公共电极3与第二公共电极5均与设置于阵列基板的边缘区域的公共电压线(未示出)连接，公共电压线向第一公共电极3和第二公共电极5输出公共电压。
[0054]本实施例中以薄膜晶体管为底栅型薄膜晶体管为例，该薄膜晶体管2包括:栅极6、第一绝缘层7、有源层8、源极9和漏极10，其中第一绝缘层7形成于栅极6的上方，有源层8形成于第一绝缘层7的上方，源极9和漏极10均形成于有源层的上方。
[0055]在本实施例中，源极9和漏极10的上方形成有整层设置的第二绝缘层11，像素电极4形成于第二绝缘层11的上方，第二绝缘层11上形成有过孔13，像素电极4通过过孔13与漏极10连接，第一公共电极3与像素电极4之间为第一绝缘层7和第二绝缘层11。
[0056]此外，在像素电极4的上方形成有第三绝缘层12，第二公共电极5形成于第三绝缘层12的上方，第二公共电极5与像素电极4之间为第三绝缘层12。
[0057]在本实施例中,第一公共电极3与像素电极4之间形成第一电容,第二公共电极5与像素电极4之间形成第二电容，第一电容与第二电容并联，因此在像素单元内的存储电容大小等于第一电容与第二电容之和。在显示阶段时，第一电容和第二电容共同对像素电极4供电，以维持像素电极4上像素电压的稳定。
[0058]本实施例中，第二公共电极5为狭缝电极，用于与像素电极4之间产生边缘电场，以控制像素单元内液晶的偏转，从而控制像素单元的发光。
[0059]本实施例中，可选地，第一公共电极3为狭缝电极或板状电极，进一步优选地，第一公共电极3为板状电极。当第一公共电极3为板状电极时,可有效的增大第一公共电极3与像素电极4之间的正对面积，从而提升第一电容的电荷存储能力(电容大小)。
[0060]此外，为避免第一公共电极3与像素电极4之间产生的电场影响第二公共电极5与像素电极4之间产生的边缘电场，本实施例中优选地，位于显示区域的像素电极4在竖直方向(垂直于阵列基板所处平面的方向)的投影覆盖第一公共电极3，此时第一公共电极3与像素电极4之间产生的电场无法对边缘电场产生干扰。
[0061]本发明实施例一还提供了一种阵列基板的制造方法，该制造方法包括:
[0062]步骤a:在衬底基板的上方形成薄膜晶体管、第一公共电极、像素电极和第二公共电极，像素电极位于第一共电极和第二公共电极之间，像素电极与薄膜晶体管的漏极电连接，像素电极与第一公共电极和第二公共电极均绝缘，第一公共电极和第二公共电极的电势相等。
[0063]下面结合附图对制备图1所示的阵列基板的过程进行详细的描述。
[0064]图2为图1所示的阵列基板的制造方法的流程图，图3a?3i为制备图1所示的阵列基板的中间结构的示意图，如图2至3h所示，步骤a具体包括:
[0065]步骤S1、在衬底基板的上方形成栅极。
[0066]参见图3a，首先采用镀膜工艺在衬底基板I上沉积一层金属材料，然后再利用构图工艺对金属材料进行处理以形成栅极6、栅线(与栅极6 —体成型)、公共电压线(未示出)，其中公共电压线位于阵列基板的边缘区域。
[0067]需要说明的是，本发明实施例中所称的构图工艺是指包括光刻胶涂布、掩模、曝光、显影、刻蚀、光刻胶剥离等部分或全部工艺，光刻胶以正性光刻胶为例，但是这并非对本发明的限制。
[0068]步骤SI 1、在衬底基板的上方形成第一公共电极。
[0069]参见图3b，首先采用镀膜工艺在衬底基板上沉积一层氧化铟锡(ITO)材料，然后再利用构图工艺对ITO材料进行处理以形成第一公共电极3。其中第一公共电极3可以为板状电极或狭缝电极，优选地，第一公共电极为板状电极。
[0070]此时，形成的第一公共电极3与位于阵列基板的边缘区域的公共电压线连接。
[0071]需要说明的是，本实施例中对步骤Sll和步骤SI的执行顺序没有限制，步骤Sll也可先于步骤Si执行。
[0072]步骤S2、在栅极和第一公共电极的上方形成第一绝缘层。
[0073]参见图3c，通过镀膜工艺在栅极、栅线和第一公共电极的上方沉积一层绝缘材料，该层绝缘材料膜层即为第一绝缘层7。其中，可选地，第一绝缘层7的材料为氮化硅材料。
[0074]步骤S3、在第一绝缘层的上方形成有源层。
[0075]参见图3d，首先利用镀膜工艺在第一绝缘层7上沉积一层非晶硅材料，再利用构图工艺对非晶硅材料进行处理以形成有源层8。
[0076]步骤S4、在有源层的上方形成源极和漏极。
[0077]参见图3e，首先利用镀膜工艺在有源层8上沉积一层金属材料，再利用构图工艺对有金属材料进行处理以形成源极9、漏极10和数据线(与源极9 一体成型)。
[0078]步骤S5、在漏极的上方形成第二绝缘层，第二绝缘层上形成有过孔。
[0079]参见图3f，通过镀膜工艺在源极9、漏极10和数据线的上方沉积一层绝缘材料，然后再利用构图工艺对绝缘材料进行处理以在对应漏极的区域形成过孔13，此时剩余的绝缘材料即为第二绝缘层11。
[0080]需要说明的是，在图3f中第一绝缘层7没有示出。
[0081]步骤S6、在第二绝缘层的上方形成像素电极，像素电极通过过孔与漏极连接。
[0082]参见图3g，首先采用镀膜工艺在第二绝缘层11上沉积一层氧化铟锡(ITO)材料，然后再利用构图工艺对ITO材料进行处理以形成像素电极4，像素电极4通过过孔13与漏极10连接。
[0083]步骤S7、在像素电极的上方形成第三绝缘层。
[0084]参见图3h，利用镀膜工艺在像素电极4的上沉积一层绝缘材料，该层绝缘材料膜层即为第三绝缘层12。
[0085]需要说明的是，此时位于阵列基板的边缘区域的公共电压线的上方依次形成有第一绝缘层7、第二绝缘层11和第三绝缘层12。在执行完步骤S7后，再利用构图工艺将第一绝缘层7、第二绝缘层11和第三绝缘层12上对应公共电压线的区域去除(或形成过孔)。
[0086]此外，在图3h中第二绝缘层11没有示出。
[0087]步骤S8、在第三绝缘层的上方形成第二公共电极。
[0088]参见图3i，首先采用镀膜工艺在第三绝缘层12上沉积一层氧化铟锡(ITO)材料，然后再利用构图工艺对ITO材料进行处理以形成第二公共电极5。其中，第二公共电极5为狭缝电极。
[0089]此时，形成的第二公共电极5与位于阵列基板的边缘区域的公共电压线连接。流程结束。
[0090]本发明实施例一提供了一种阵列基板及其制造方法，其中，该阵列基板包括:衬底基板、薄膜晶体管、第一公共电极、像素电极和第二公共电极，其中膜晶体管、第一公共电极、像素电极和第二公共电极均形成于衬底基板的上方，像素电极位于第一共电极和第二公共电极之间，像素电极与薄膜晶体管的漏极电连接，像素电极与第一公共电极和第二公共电极均绝缘，第一公共电极和第二公共电极的电势相等。在本实施例中，第一公共电极与像素电极之间形成第一电容，第二公共电极与像素电极之间形成第二电容该，第一电容与第二电容并联，因此在像素单元内的存储电容大小等于第一电容与第二电容之和，从而有效的提升了像素单元内的存储电容。在高分辨率的显示装置中，即使像素单元内公共电极和像素电极的面积较小，但是像素单元内的存储电容仍具有较大的电荷存储能力。
[0091]实施例二
[0092]图4为本发明实施例二提供的阵列基板的结构示意图，如图4所示，该阵列基板为一种FFS型阵列基板，该阵列基板包括:衬底基板1、薄膜晶体管2、第一公共电极3、像素电极4和第二公共电极5，其中薄膜晶体管2、第一公共电极3、像素电极4和第二公共电极5均形成于衬底基板I的上方，其中，像素电极4位于第一公共电极3和第二公共电极5之间，像素电极4与薄膜晶体管2的漏极10电连接，像素电极4与第一公共电极3和第二公共电极5均绝缘，第一公共电极3和第二公共电极5的电势相等。
[0093]该薄膜晶体管包括:栅极6、第一绝缘层7、有源层8、源极9和漏极10，其中第一绝缘层7形成于栅极6的上方，有源层8形成于第一绝缘层7的上方，源极9和漏极10均形成于有源层的上方。
[0094]本实施例与上述实施例一的区别在于，本实施例中像素电极4与有源层8同层设置，漏极10不仅位于有源层8的上方，还位于像素电极4的上方，因此本实施例中无需设置上述实施例一中的第二绝缘层以及无需在第二绝缘层上形成过孔。
[0095]相较于上述实施例一，本实施例提供的阵列基板由于无需在第二绝缘层上形成过孔，因此本实施例可有效的增大像素单元的开口率。此外，由于本实施例提供的阵列基板中没有第二绝缘层，因此第一公共电极3与像素电极4之间仅存在第一绝缘层7，使得第一公共电极3与像素电极4之间的间距减小，从而使得第一公共电极3与像素电极4之间形成的第一电容的电容值增大，进而使得像素单元内的像素电容得到进一步的提升。
[0096]本发明实施例二还提供了一种阵列基板的制造方法，用于制备图4所示的阵列基板，下面结合附图对制备图4所示的阵列基板的过程进行详细的描述。
[0097]图5为图4所示的阵列基板的制造方法的流程图，如图5所示，该制造方法包括:
[0098]步骤S1、在衬底基板的上方形成栅极。
[0099]参见图3a，首先采用镀膜工艺在衬底基板I上沉积一层金属材料，然后再利用构图工艺对金属材料进行处理以形成栅极6、栅线、公共电压线，其中公共电压线位于阵列基板的边缘区域。
[0100]步骤S11、在衬底基板的上方形成第一公共电极。
[0101]参见图3b，首先采用镀膜工艺在衬底基板I上沉积一层氧化铟锡(ITO)材料，然后再利用构图工艺对ITO材料进行处理以形成第一公共电极3。其中第一公共电极3可以为板状电极或狭缝电极，优选地，第一公共电极3为板状电极。
[0102]此时，形成的第一公共电极3与位于阵列基板的边缘区域的公共电压线连接。
[0103]需要说明的是，本实施例中对步骤Sll和步骤SI的执行顺序没有限制，步骤Sll也可先于步骤Si执行。
[0104]步骤S2、在栅极和第一公共电极的上方形成第一绝缘层。
[0105]参见图3c，通过镀膜工艺在栅极6、栅线和第一公共电极的上方沉积一层绝缘材料，该层绝缘材料膜层即为第一绝缘层7。其中，可选地，第一绝缘层7的材料为氮化硅材料。
[0106]步骤S3、在第一绝缘层的上方形成有源层。
[0107]参见图3d，首先利用镀膜工艺在第一绝缘层7上沉积一层非晶硅材料，再利用构图工艺对非晶硅材料进行处理以形成有源层8。
[0108]步骤S31、在第一绝缘层的上方形成像素电极。
[0109]图6为实施例二中执行步骤S31后的示意图，如图6所示，首先采用镀膜工艺在第一绝缘层上沉积一层氧化铟锡(ITO)材料，然后再利用构图工艺对ITO材料进行处理以形成像素电极4，此时通过步骤S31形成的像素电极4与通过上述步骤S3所形成的有源层8
同层设置。
[0110]步骤S4、在有源层的上方形成源极和漏极。
[0111]图7为实施例二中执行步骤S4后的示意图，如图7所示，首先利用镀膜工艺在有源层8上沉积一层金属材料，再利用构图工艺对有金属材料进行处理以形成源极9、漏极10和数据线(与源极9 一体成型)。此时，通过步骤S4形成的漏极10位于通过步骤S3形成的有源层8以及通过步骤S31形成的像素电极4的上方。
[0112]步骤S7、在像素电极的上方形成第三绝缘层。
[0113]图8为实施例二中执行步骤S7后的示意图，如图8所述，利用镀膜工艺在像素电极4的上沉积一层绝缘材料，该层绝缘材料膜层即为第三绝缘层12。
[0114]需要说明的是，此时，位于阵列基板的边缘区域的公共电压线的上方依次形成有第一绝缘层7和第三绝缘层12。在执行完步骤S7后，再利用构图工艺将第一绝缘层7和第三绝缘层12上对应公共电压线的区域去除(或形成过孔)。
[0115]此外，在图8中第一绝缘层7没有示出。
[0116]步骤S8、在第三绝缘层的上方形成第二公共电极，流程结束。
[0117]图9为实施例二中执行步骤S8后的示意图，如图9所示，首先采用镀膜工艺在第三绝缘层12上沉积一层氧化铟锡(ITO)材料，然后再利用构图工艺对ITO材料进行处理以形成第二公共电极5。其中，第二公共电极5为狭缝电极。
[0118]此时，形成的第二公共电极5与位于阵列基板的边缘区域的公共电压线连接。
[0119]需要说明的是，在图9中第三绝缘层12没有示出。
[0120]本发明实施例二提供了一种阵列基板及其制造方法，本实施例不但具备上述实施例一中描述的技术效果，而且与上述实施例一中提供的阵列基板以及制造方法相比，本实施例的技术方案由于无需在第二绝缘层上设置过孔，因此可有效的增大像素单元的开口率。此外，本实施例提供的阵列基板中没有第二绝缘层，因此第一公共电极与像素电极之间仅为第一绝缘层，使得第一公共电极与像素电极之间的间距减小，从而使得第一公共电极与像素电极之间的第一电容的电容值增大，进而使得像素单元内的像素电容得到进一步的提升。
[0121]实施例三
[0122]本发明实施例三提供了一种显示装置，该显示装置包括阵列基板，该阵列基板可采用上述实施例一或实施例二提供的阵列基板，具体内容可参见上述实施例一或实施例二中的描述。
[0123]本实施例提供的显示装置可以为液晶显示装置、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0124]本发明实施例三提供了一种显示装置，该显示装置包括上述实施例一或实施例二提供的阵列基板，因此该显示装置也具备上述实施例一和实施例二所描述的技术效果。
[0125]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【权利要求】
1.一种阵列基板，其特征在于，包括:衬底基板以及形成于所述衬底基板的上方的薄膜晶体管、第一公共电极、像素电极和第二公共电极，其中，所述像素电极位于所述第一共电极和所述第二公共电极之间，所述像素电极与所述薄膜晶体管的漏极电连接，所述像素电极与所述第一公共电极和所述第二公共电极均绝缘，所述第一公共电极和所述第二公共电极的电势相等。
2.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管包括:栅极、形成于所述栅极的上方的第一绝缘层、形成于所述第一绝缘层的上方的有源层以及形成于所述有源层上方的源极和所述漏极，所述第一公共电极与所述栅极同层设置。
3.根据权利要求2所述的阵列基板，其特征在于，所述像素电极与所述有源层同层设置，所述第一公共电极与所述像素电极之间为所述第一绝缘层。
4.根据权利要求2所述的阵列基板，其特征在于，所述漏极的上方形成有第二绝缘层，所述像素电极形成于所述第二绝缘层的上方，所述第二绝缘层上形成有过孔，所述像素电极通过所述过孔与所述漏极连接，所述第一公共电极与所述像素电极之间为所述第一绝缘层和所述第二绝缘层。
5.根据权利要求1所述的阵列基板，其特征在于，所述像素电极的上方形成有第三绝缘层，所述第二公共电极形成于所述第三绝缘层的上方。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一公共电极为狭缝电极或板状电极。
7.根据权利要求5所述的阵列基板，其特征在于，所述第二公共电极为狭缝电极。
8.根据权利要求5所述的阵列基板，其特征在于，位于显示区域的所述像素电极在竖直方向的投影覆盖所述第一公共电极。
9.根据权利要求1-8中任一所述的阵列基板，其特征在于，所述第一公共电极与所述第二公共电极均与位于所述阵列基板的边缘区域的公共电压线连接。
10.一种阵列基板的制造方法，其特征在于，包括: 在衬底基板的上方形成薄膜晶体管、第一公共电极、像素电极和第二公共电极，所述像素电极位于所述第一共电极和所述第二公共电极之间，所述像素电极与所述薄膜晶体管的漏极电连接，所述像素电极与所述第一公共电极和所述第二公共电极均绝缘，所述第一公共电极和所述第二公共电极的电势相等。
11.根据权利要求10所述的阵列基板的制造方法，其特征在于，所述薄膜晶体管包括:栅极、第一绝缘层、第二绝缘层、有源层、源极和漏极，其中，所述第一公共电极与所述栅极同层设置，形成所述薄膜晶体管的步骤包括: 步骤S1、在衬底基板的上方形成栅极； 步骤S2、在所述栅极和所述第一公共电极的上方形成第一绝缘层； 步骤S3、在所述第一绝缘层的上方形成有源层； 步骤S4、在所述有源层的上方形成源极和所述漏极。
12.根据权利要求11所述的阵列基板的制造方法，其特征在于，形成所述第一公共电极的步骤具体包括: 步骤S11、在所述衬底基板的上方形成第一公共电极； 其中，步骤Sll在步骤SI之前执行，或者步骤Sll在步骤SI和步骤S2之间执行。
13.根据权利要求11所述的阵列基板的制造方法，其特征在于，所述像素电极与所述有源层同层设置，形成所述像素电极的步骤具体包括: 步骤S31、在所述第一绝缘层的上方形成所述像素电极； 其中，步骤31在步骤S3和步骤S4之间执行，且步骤S4中形成的所述漏极位于所述像素电极和所述有源层的上方。
14.根据权利要求11所述的阵列基板的制造方法，其特征在于，所述阵列基板还包括第二绝缘层，所述阵列基板的制造方法还包括: 步骤S5、在所述漏极的上方形成第二绝缘层，所述第二绝缘层上形成有过孔； 形成所述像素电极的步骤具体包括: 步骤S6、在所述第二绝缘层的上方形成所述像素电极，所述像素电极通过所述过孔与所述漏极连接； 其中，步骤S5在步骤S4之后执行，步骤S6在步骤S5之后执行。
15.根据权利要求10所述阵列基板的制造方法，其特征在于，所述阵列基板还包括第三绝缘层，所述阵列基板的制造方法还包括: 步骤S7、在所述像素电极的上方形成第三绝缘层； 形成第二公共电极的步骤具体包括: 步骤S8、在所述第三绝缘层的上方形成所述第二公共电极； 其中，步骤S7在形成所述像素电极的步骤之后执行，步骤S8在步骤S7之后执行。
16.一种显示装置，其特征在于，包括:如上述权利要求1-9中任一所述的阵列基板。
【文档编号】G02F1/1333GK104280951SQ201410490190
【公开日】2015年1月14日 申请日期:2014年9月23日 优先权日:2014年9月23日
【发明者】青海刚, 祁小敬 申请人:京东方科技集团股份有限公司, 成都京东方光电科技有限公司