一种阵列基板及显示装置制造方法
【专利摘要】本实用新型公开了一种阵列基板及显示装置，将与栅线延伸方向相同的公共电极线设置在靠近薄膜晶体管的一端，且与薄膜晶体管的漏极形成存储电容，相较于现有技术中将阵列基板中的公共电极线与薄膜晶体管分别设置在像素的两端，需要单独设置存储电容电极与公共电极线形成存储电容，可以有效地减少薄膜晶体管与公共电极线占用的像素区域，增大开口率，提高了IPS液晶显示装置的显示亮度。
【专利说明】-种阵列基板及显示装置
【技术领域】
[0001] 本实用新型涉及显示【技术领域】，尤其涉及一种阵列基板及显示装置。
【背景技术】
[0002] 目前，液晶显示技术被广泛应用于电视、手机以及公共信息的显示，其画面质量是 这些产品成功的重要条件，而决定画面质量的众多参数里，液晶显示亮度是一个重要的参 数标准。
[0003] 在现有技术中，平面转换（IPS，In Plane Switching)的液晶显示模式的显示装置 的阵列基板的最大特点就是它的像素电极与公共电极都在同一个平面上，即公共电极和像 素电极同层设置，现有IPS模式液晶显示装置的阵列基板的结构，如图1所示，主要包括：栅 线1、数据线2、薄膜晶体管3、像素电极连接部4、像素电极5、公共电极6、公共电极连接部7 及公共电极线8 ;其中，相邻栅线与相邻数据线定义的区域为一个像素区域；像素电极与公 共电极在像素区域内同层且间隔设置；薄膜晶体管3的栅极与栅线1相连、源极与数据线2 相连、漏极9与像素电极连接部4相连；公共电极线8通过过孔与公共电极连接部7相连， 为了保证像素电极在一帧画面的时间内电压相对恒定，且因为像素电极5与公共电极连接 部7为同层设置，它们之间不能设置存储电容，需要一个单独的区域设置存储电容，比如在 靠近薄膜晶体管3的一端设置存储电容电极91，并将公共电极线8的一个分支81引入到薄 膜晶体管3附近，这样公共电极线8与该存储电容电极91形成存储电容。这样的结构造成 公共电极线8与薄膜晶体管3所占区域过多的占用了像素区域，使开口率降低，减少了透光 率，影响了液晶显示装置的显示亮度。
[0004] 因此，如何提高IPS模式液晶显示装置的开口率，是本领域技术人员亟待解决的 问题。 实用新型内容
[0005] 本实用新型实施例提供了一种阵列基板及显示装置，用以解决现有技术中存在的 IPS液晶显示装置开口率小的问题。
[0006] 本实用新型实施例提供了一种阵列基板，包括栅线、数据线和公共电极线，相邻的 所述栅线和相邻的所述数据线定义的区域为一像素；所述像素包括：位于所述栅线和所述 数据线的交叉区域且与所述栅线和所述数据线分别电性相连的薄膜晶体管，多个像素电 极，连接多个所述像素电极的像素电极连接部，多个与所述像素电极同层设置且间隔设置 的公共电极，以及连接多个所述公共电极的公共电极连接部；
[0007] 所述公共电极线与所述栅线的延伸方向相同，且位于靠近所述薄膜晶体管的一 端，与所述薄膜晶体管的漏极形成存储电容；
[0008] 所述像素还包括：用于电性连接所述公共电极线与各所述公共电极的导线。
[0009] 本实用新型实施例提供的上述阵列基板中，将与栅线延伸方向相同的公共电极线 设置在靠近薄膜晶体管的一端，且与薄膜晶体管的漏极形成存储电容，相较于现有技术中 将阵列基板中的公共电极线与薄膜晶体管分别设置在像素的两端，需要单独设置存储电容 电极与公共电极线形成存储电容，可以有效地减少薄膜晶体管与公共电极线占用的像素区 域，增大开口率，提高了 IPS液晶显示装置的显示亮度。
[0010] 在一种可能的实施方式中，本实用新型实施例提供的上述阵列基板中，所述导线 通过所述公共电极连接部与所述公共电极电性相连。
[0011] 在一种可能的实施方式中，本实用新型实施例提供的上述阵列基板中，所述导线 在所述阵列基板上的正投影位于所述数据线所在区域内。
[0012] 在一种可能的实施方式中，本实用新型实施例提供的上述阵列基板中，所述导线 与所述数据线的延伸方向相同，且所述导线在所述阵列基板上的正投影位于所述数据线与 相邻的所述像素电极之间。
[0013] 在一种可能的实施方式中，本实用新型实施例提供的上述阵列基板中，所述导线 在所述阵列基板上的正投影部分位于所述数据线所在区域内。
[0014] 在一种可能的实施方式中，本实用新型实施例提供的上述阵列基板中，所述导线 为一个，且位于靠近所述薄膜晶体管的一端。
[0015] 在一种可能的实施方式中，本实用新型实施例提供的上述阵列基板中，所述像素 还包括：位于远离所述薄膜晶体管的一端的屏蔽电极线；
[0016] 所述屏蔽电极线与所述数据线的延伸方向相同；
[0017] 所述屏蔽电极线在所述阵列基板上的正投影位于所述数据线与相邻的所述像素 电极之间，或所述屏蔽电极线在所述阵列基板上的正投影位于所述数据线所在区域内，或 所述屏蔽电极线在所述阵列基板上的正投影部分位于所述数据线所在区域内。
[0018] 在一种可能的实施方式中，本实用新型实施例提供的上述阵列基板中，所述屏蔽 电极线的一端与所述公共电极线电性相连；或，
[0019] 所述屏蔽电极线的另一端与所述公共电极连接部电性相连；或，
[0020] 所述屏蔽电极线的两端悬空设置。
[0021] 在一种可能的实施方式中，本实用新型实施例提供的上述阵列基板中，所述屏蔽 电极线和所述导线与公共电极线同层设置。
[0022] 本实用新型实施例提供了一种显示装置，包括本实用新型实施例提供的所述的阵 列基板。
【专利附图】
【附图说明】
[0023] 图1为现有技术中IPS液晶显不装置阵列基板结构不意图；
[0024] 图2为本实用新型提供的阵列基板结构示意图；
[0025] 图3为本实用新型提供的阵列基板详细结构示意图；
[0026] 图4为本实用新型提供的阵列基板详细结构示意图沿B-B剖面结构示意图；
[0027] 图5为本实用新型提供的阵列基板详细结构示意图沿A-A剖面结构示意图；
[0028] 图6为本实用新型提供的阵列基板详细结构示意图沿C-C剖面结构示意图。
【具体实施方式】
[0029] 下面结合附图，对本实用新型实施例提供的阵列基板及显示装置的【具体实施方式】 进行详细地说明。
[0030] 附图中各膜层的厚度和区域的大小形状不反映阵列基板各部件的真实比例，目的 只是示意说明本实用新型的内容。
[0031] 本实用新型提供了一种阵列基板，如图2所示，包括栅线01、数据线02和公共电极 线03,相邻的栅线01和相邻的数据线02定义的区域为一像素；
[0032] 像素包括：位于栅线01和数据线02的交叉区域且与栅线01和数据线02分别电 性相连的薄膜晶体管04,多个像素电极05,连接多个所述像素电极的像素电极连接部06， 多个与像素电极05同层设置且间隔设置的公共电极07,以及连接多个公共电极07的公共 电极连接部08 ;
[0033] 公共电极线03与栅线01的延伸方向相同，且位于靠近薄膜晶体管的一端，与薄膜 晶体管04的漏极09形成存储电容，一般地，薄膜晶体管04的漏极09通过过孔18与像素 电极连接部06相连；
[0034] 像素还包括：用于电性连接公共电极线03与各公共电极07的导线10, 一般地，导 线10通过过孔19与公共电极连接部08相连。
[0035] 本实用新型实施例提供的上述阵列基板中，将与栅线01延伸方向相同的公共电 极线03设置在靠近薄膜晶体管的一端，且与薄膜晶体管04的漏极09形成存储电容，相较 于现有技术中将阵列基板中的公共电极线03与薄膜晶体管04分别设置在像素的两端，需 要单独设置存储电容电极与公共电极线03形成存储电容，可以有效地减少薄膜晶体管04 与公共电极线03占用的像素区域，增大开口率，提高了 IPS液晶显示装置的显示亮度，且公 共电极线03与薄膜晶体管04的漏极09形成存储电容，可以保证像素电极05在一帧画面 期间的电压相对恒定，保证了 IPS液晶显示装置显示的画面质量。
[0036] 在具体实施时，本实用新型实施例提供的上述阵列基板中，公共电极线03可以通 过导线10与公共电极连接部08电性相连，如图2所示；公共电极线03还可以直接通过导 线10与公共电极07相连，即公共电极线03不通过公共电极连接部08，在与各公共电极07 相对应的地方引出导线10直接与各公共电极07相连；其中，公共电极线03通过导线10与 公共电极连接部08相连，可以在信号传输时将信号直接传输到公共电极连接部08,进而传 输到各公共电极07 ;若公共电极线03与各公共电极07直接相连，则可以在信号传输时将 信号直接传输给公共电极07,此种方式信号传输线比较短，信号传输较快。在实际应用时， 可以根据需要设置导线的连接关系，在此不做限定。
[0037] 以下都是以导线10与公共电极连接部08电性相连为例进行说明。一般地，将导 线10设置为与数据线02的延伸方向相同。
[0038] 具体地，本实用新型实施例提供的上述阵列基板中，数据线02会与像素电极05处 于相邻的关系，如图3和图4所示，这样数据线02的电压变化会对相邻的像素电极05的电 压造成干扰，因此，为了解决该问题，在具体实施时，可以利用导线10来屏蔽数据线02的电 压变化对相邻像素电极05的干扰。
[0039] 具体地，可以将导线10设置为在阵列基板上的正投影位于数据线02所在区域内， 即导线10在阵列基板的正投影完全落入数据线02在阵列基板的正投影区域内；或者，将导 线10设置为在阵列基板上的正投影位于数据线02与相邻的像素电极05之间；或者，将导 线10设置在阵列基板上的正投影部分位于数据线02所在区域内，在此不作限定。在具体 实施时，在导线10设置在阵列基板的方式为上述任一种方式时，导线10不但可以作为连接 公共电极线03和公共电极的导线，从而进行公共电极信号的传输；还可以作为屏蔽数据线 02的电压变化对像素电极05的电压干扰的屏蔽电极，保证了 IPS液晶显示装置显示的画面 质量。
[0040] 在具体实施时，本实用新型提供的上述阵列基板中，导线10的个数可以为一个， 也可以为多个，具体地，当设置的导线10为两个时，可以将两个导线10分别设置在靠近两 个数据线02的一端，这样两个导线10可以分别屏蔽两个数据线02对相邻像素电极05的 信号干扰。
[0041] 当设置的导线10为一个时，可以将导线10设置为位于靠近薄膜晶体管的一端，这 样可以在将公共电极线03的公共电极信号传递到公共电极07的基础上，尽量减少导线10 占用像素域的区面积。
[0042] 进一步地，在导线10为一个时，为了避免另一端的数据线02对相邻的像素电极05 产生信号干扰，在具体实施时，如图3和图4所示，像素还可以包括位于远离薄膜晶体管04 的一端的屏蔽电极线11 ;该屏蔽电极线11与数据线02的延伸方向相同；且屏蔽电极线11 在阵列基板上的正投影可以位于数据线02与相邻的像素电极05之间，屏蔽电极线11在阵 列基板上的正投影还可以位于数据线02所在区域内，屏蔽电极线11在阵列基板上的正投 影还可以部分位于数据线02所在区域内。增加的屏蔽电极线11也可以起到屏蔽数据线02 的电压变化对相邻像素电极05信号干扰的作用。
[0043] 在具体实施时，本实用新型提供的上述阵列基板中，如图3所示，屏蔽电极线11的 一端可以与公共电极线03电性相连，或者，屏蔽电极线11的另一端可以与公共电极连接部 08电性相连，或者，屏蔽电极线11的两端还可以悬空设置，在此不做限定。在具体实施时， 本实用新型实施例提供的上述阵列基板中，屏蔽电极线11可以采用上述任一种方式进行 设置，在此不作限定。这样，屏蔽电极线11可以屏蔽数据线02的电压变化对像素电极05 的电压造成的干扰，保证了 IPS液晶显示装置显示画面的质量。
[0044] 在具体实施时，本实用新型提供的上述阵列基板中，屏蔽电极线11和导线10可以 与公共电极线03同层设置，在阵列基板制备过程中，可以简化制作工艺，采用一步工艺即 可形成屏蔽电极线11、导线10和公共电极线03的图形。
[0045] 下面以上述阵列基板的结构为例，对其制备过程进行详细说明：
[0046] 步骤一：沉积金属层，涂覆光刻胶，曝光显影，刻蚀，形成栅线01，薄膜晶体管的栅 极12、公共电极线03,导线10,屏蔽电极线11，如图5所示；其中，栅线01和公共电极线03 可以采用铜、铝、钥等金属材料制备，也可以采用合金材料制备；栅线01可以采用单层结 构，也可以采用多层结构，在此不作限定。
[0047] 步骤二：沉积栅绝缘层13,其中栅绝缘层13可以采用氮化硅或氧化硅材料制备； 栅绝缘层13可以采用单层结构，也可以采用多层结构，栅绝缘层13在阵列基板中的结构， 如图5所示。
[0048] 步骤三：沉积半导体层，即有源层14,有源层14可以采用非晶硅，或铟镓锌氧化 物等氧化物半导体材料制备；制备过程为涂覆光刻胶、曝光显影、刻蚀，形成有源层14的图 形，有源层14在阵列基板中的结构，如图5所示。
[0049] 步骤四：沉积金属层，涂覆光刻胶，曝光显影，刻蚀，形成数据线02,薄膜晶体管04 的源极15和漏极09,同时还形成了存储电容电极16,存储电容电极16与薄膜晶体管04的 漏极09为一体结构，如图5所示。
[0050] 步骤五：沉积钝化层17,钝化层17可以采用无机物如氮化硅，或有机物如树脂进 行制备；其制备过程为涂覆光刻胶，曝光显影，刻蚀，并形成第一过孔18和第二过孔19,如 图5和图6所示。
[0051] 步骤六：沉积金属材料或透明金属氧化物导电材料层，涂覆光刻胶，曝光显影，刻 蚀，形成像素电极05、像素电极连接部06、公共电极07和公共电极连接部08 ;存储电容电 极16通过第一过孔18与像素电极连接部06相连，如图5所示；导线10通过第二过孔19 与公共电极连接部08相连，如图6所示。
[0052] 在具体实施时，本实用新型实施例提供的上述阵列基板可以应用于液晶显示面 板，也可以应用于有机电致发光显示面板，在此不做限定。
[0053] 基于同一实用新型构思，本实用新型实施例还提供了一种显示装置，包括本实用 新型实施例提供的上述阵列基板，该显示装置可以是显示器、手机、电视、笔记本、一体机 等，对于显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有 的，在此不做赘述，也不应作为对本实用新型的限制。
[0054] 本实用新型实施例提供了一种阵列基板及显示装置，将阵列基板中与栅线延伸方 向相同的公共电极线设置在靠近薄膜晶体管的一端，且与薄膜晶体管的漏极形成存储电 容，相较于现有技术中将阵列基板中的公共电极线与薄膜晶体管分别设置在像素的两端， 需要单独设置存储电容电极与公共电极线形成存储电容，可以有效地减少薄膜晶体管与公 共电极线占用的像素区域，增大开口率，提高了 IPS液晶显示装置的显示亮度。
[0055] 显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用 新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及 其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
【权利要求】
1. 一种阵列基板，包括栅线、数据线和公共电极线，相邻的所述栅线和相邻的所述数据 线定义的区域为一像素；所述像素包括：位于所述栅线和所述数据线的交叉区域且与所述 栅线和所述数据线分别电性相连的薄膜晶体管，多个像素电极，连接多个所述像素电极的 像素电极连接部，多个与所述像素电极同层设置且间隔设置的公共电极，以及连接多个所 述公共电极的公共电极连接部，其特征在于： 所述公共电极线与所述栅线的延伸方向相同，且位于靠近所述薄膜晶体管的一端，与 所述薄膜晶体管的漏极形成存储电容； 所述像素还包括：用于电性连接所述公共电极线与各所述公共电极的导线。
2. 如权利要求1所述的阵列基板，其特征在于，所述导线通过所述公共电极连接部与 所述公共电极电性相连。
3. 如权利要求2所述的阵列基板，其特征在于，所述导线在所述阵列基板上的正投影 位于所述数据线所在区域内。
4. 如权利要求2所述的阵列基板，其特征在于，所述导线与所述数据线的延伸方向相 同，且所述导线在所述阵列基板上的正投影位于所述数据线与相邻的所述像素电极之间。
5. 如权利要求2所述的阵列基板，其特征在于，所述导线在所述阵列基板上的正投影 部分位于所述数据线所在区域内。
6. 如权利要求2-5任一项所述的阵列基板，其特征在于，所述导线为一个，且位于靠近 所述薄膜晶体管的一端。
7. 如权利要求6所述的阵列基板，其特征在于，所述像素还包括：位于远离所述薄膜晶 体管的一端的屏蔽电极线； 所述屏蔽电极线与所述数据线的延伸方向相同； 所述屏蔽电极线在所述阵列基板上的正投影位于所述数据线与相邻的所述像素电极 之间，或所述屏蔽电极线在所述阵列基板上的正投影位于所述数据线所在区域内，或所述 屏蔽电极线在所述阵列基板上的正投影部分位于所述数据线所在区域内。
8. 如权利要求7所述的阵列基板，其特征在于，所述屏蔽电极线的一端与所述公共电 极线电性相连；或， 所述屏蔽电极线的另一端与所述公共电极连接部电性相连；或， 所述屏蔽电极线的两端悬空设置。
9. 如权利要求8所述的阵列基板，其特征在于，所述屏蔽电极线和所述导线与公共电 极线同层设置。
10. -种显示装置，其特征在于，包括如权利要求1-9任一项所述的阵列基板。
【文档编号】G02F1/1362GK203894515SQ201420317656
【公开日】2014年10月22日 申请日期:2014年6月13日 优先权日:2014年6月13日
【发明者】程鸿飞, 乔勇, 先建波, 李文波, 李盼 申请人:京东方科技集团股份有限公司