阵列基板及其制造方法、显示装置制造方法

阵列基板及其制造方法、显示装置制造方法
【专利摘要】本发明提供了一种阵列基板及其制造方法、显示装置，其中的阵列基板包括多个像素单元；在任一所述像素单元内，所述阵列基板包括第一绝缘层、第一电极，以及位于所述第一电极上方的第二电极；所述第二电极包括至少一个开口部；在该像素单元中与所述至少一个开口部对应的至少部分区域内，所述第一绝缘层上设有至少一个具有预设高度的凸起结构；所述第一电极包括形成在所述第一绝缘层上的第一部分以及形成在所述至少一个凸起结构上的第二部分，所述第一部分高于所述第二部分。本发明可以有效地降低ADS型阵列基板的功耗。
【专利说明】阵列基板及其制造方法、显示装置

【技术领域】
[0001]本发明涉及液晶显示领域，具体涉及一种阵列基板及其制造方法、显示装置。

【背景技术】
[0002]薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场占据了主导地位。目前的液晶面板按照显示模式可以分为:扭曲向列(TN，Twisted Nematic)型、平面转换(IPS，In Plane Switching)型和高级超维场转换(ADS，Advanced Super Dimens1nSwitch)型等。其中，ADS显示模式的液晶面板是通过同一平面内电极边缘所产生的电场以及电极层与板状电极层间产生的电场形成多维电场，使电极之间以及电极正上方的取向液晶分子都能在平面方向(平行于基板)发生旋转，相对于IPS显示模式的液晶面板，能够提高液晶的工作效率且增加了透光效率。ADS显示模式的液晶面板具有高画面品质、高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无水波纹(push Mura)等优点。然而，随着这一技术的发展，市场对于该类显示器件在高效、绿色、节能等方面提出了更高的要求。


【发明内容】

[0003]针对现有技术中的缺陷，本发明提供一种阵列基板及其制造方法、显示装置，可以有效地降低ADS型阵列基板的功耗。
[0004]第一方面，本发明提供了一种阵列基板，包括多个像素单元；在任一所述像素单元内，所述阵列基板包括第一绝缘层、第一电极，以及位于所述第一电极上方的第二电极；
[0005]所述第二电极包括至少一个开口部；
[0006]在该像素单元中与所述至少一个开口部对应的至少部分区域内，所述第一绝缘层上设有至少一个具有预设高度的凸起结构；
[0007]所述第一电极包括形成在所述第一绝缘层上的第一部分以及形成在所述至少一个凸起结构上的第二部分，所述第一部分高于所述第二部分。
[0008]可选地，在该像素单元内，所述阵列基板还包括形成在衬底上的一薄膜晶体管；该薄膜晶体管的源极或漏极与所述第一电极或者所述第二电极相连。
[0009]可选地，所述第一绝缘层位于所述薄膜晶体管的上方；
[0010]在该像素单元内，所述阵列基板还包括形成在所述第一电极以及所述第一绝缘层上的第二绝缘层；
[0011]所述第二电极形成在所述第二绝缘层上；
[0012]所述第一绝缘层和所述第二绝缘层中设有用于连接所述第二电极与所述薄膜晶体管的源极或漏极的过孔。
[0013]可选地，所述薄膜晶体管包括位于所述衬底上方的栅绝缘层；
[0014]所述第一绝缘层为所述栅绝缘层；
[0015]所述第一电极与所述源极或所述漏极在所述栅绝缘层上相连；
[0016]所述薄膜晶体管还包括位于所述源极、所述漏极、所述第一电极和所述栅绝缘层上的第二绝缘层；
[0017]所述第二电极形成在所述第二绝缘层上。
[0018]可选地，所述第一绝缘层为所述阵列基板的衬底；
[0019]所述薄膜晶体管包括位于所述第一电极上方的栅绝缘层；
[0020]所述薄膜晶体管还包括位于所述源极、所述漏极和所述栅绝缘层上的第二绝缘层；
[0021]所述第二电极形成在所述第二绝缘层上；
[0022]所述第二绝缘层中设有用于连接所述第二电极与所述薄膜晶体管的源极或漏极的过孔。
[0023]可选地，所述凸起结构与所述第一绝缘层一体成型。
[0024]第二方面，本发明还提供了一种阵列基板的制造方法，该阵列基板包括多个像素单元，其特征在于，在任一所述像素单元内，所述阵列基板包括第一电极以及位于所述第一电极上方的第二电极，所述第二电极包括至少一个开口部，所述方法包括:
[0025]形成第一绝缘层以及至少一个位于所述第一绝缘层上的具有预设高度的凸起结构，所述凸起结构位于所述像素单元中与所述至少一个开口部对应的至少部分区域内；
[0026]在所述第一绝缘层以及所述至少一个凸起结构上形成包括第一电极的图形，所述第一电极形成在所述至少一个凸起结构上的第一部分高于形成在所述第一绝缘层上的第二部分。
[0027]可选地，所述凸起结构与所述第一绝缘层是以相同材料同时形成的。
[0028]可选地，所述形成第一绝缘层以及至少一个位于所述第一绝缘层上的具有预设高度的凸起结构，所述凸起结构位于所述像素单元中与所述至少一个开口部对应的至少部分区域内，包括:
[0029]形成有机膜层，并采用灰阶掩膜板进行曝光，形成有机膜层的完全保留区域、部分保留区域和完全去除区域，所述完全保留区域内的有机膜层比所述部分保留区域内的有机膜层高出预设高度，所述完全保留区域为在所述像素单元中与所述至少一个开口部对应的至少部分区域。
[0030]第三方面，本发明提供了一种显示装置，该显示装置包括上述任意一种阵列基板。
[0031]由上述技术方案可知，本发明通过上述凸起结构的设置，将第二电极开口部对应的至少部分区域内的第一电极抬高了预设高度，可以有效地降低阵列基板的驱动电压，因此本发明可以有效地降低ADS型阵列基板的功耗。而且，在驱动电压保持不变的情况下，上述设置还可以使得本发明具有增大光线透过率的效果。另外，这一设置还可以使得第一电极与第二电极之间的间距相对增大，因而能够有效地减小产品的存储电容。
[0032]当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。

【专利附图】

【附图说明】
[0033]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0034]图1是本发明一个实施例中一种阵列基板的俯视局部结构示意图；
[0035]图2是本发明一个实施例中图1所示的阵列基板的局部A-A’剖面结构示意图；
[0036]图3是本发明一个实施例中一种阵列基板的俯视局部结构示意图；
[0037]图4是本发明的一个实施例中图3所示的阵列基板的B-B’剖面结构示意图；
[0038]图5是如图4所示的阵列基板处于工作状态时对液晶分子偏转影响的二维模拟示意图；
[0039]图6是实验得到的如图4所示的阵列基板中不同的上述预设高度D下驱动电压Vop与透过率Tr的关系曲线图；
[0040]图7是如图4所示的阵列基板中与不同预设高度D对应的驱动电压Vop和透过率Tr的实验结果示意图；
[0041]图8是本发明另一实施例中一种阵列基板的俯视局部结构示意图；
[0042]图9是本发明一个实施例中图8所示的阵列基板的A-A’剖面结构示意图；
[0043]图10是本发明一个实施例中图8所示的阵列基板的B-B’剖面结构示意图；
[0044]图11是本发明另一实施例中图8所示的阵列基板的A-A’剖面结构示意图；
[0045]图12是本发明另一实施例中图8所示的阵列基板的B-B’剖面结构示意图；
[0046]图13是本发明一个实施例中一种阵列基板的制造方法的步骤流程示意图。

【具体实施方式】
[0047]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0048]图1是本发明一个实施例中一种阵列基板的俯视局部结构不意图。参见图1，该阵列基板包括多个像素单元(图1中仅以一行中的三个像素单元为例)，在任一像素单元内，该阵列基板包括图1中未示出的第一绝缘层和第一电极E1，以及如图1所示的第二电极E2o
[0049]其中，第二电极E2包括至少一个开口部E21(如图1中每一个第二电极E2均包括三个开口部E21)，也就是说第二电极E2的所在区域形成了中间具有至少一个空隙的图案。当然，开口部E21的数量可以根据阵列基板的功能和规格进行设置，本发明对此不做限制。
[0050]图2是图1所示的阵列基板的局部A-A’剖面结构示意图。参见图2，该阵列基板中的第二电极E2位于第一电极El的上方。而且，在同一像素单元中与上述至少一个开口部E21对应的至少部分区域内，上述第一绝缘层LI上设有至少一个具有预设高度D的凸起结构P1。进一步地，上述第一电极El形成在第一绝缘层LI以及凸起结构Pl上，因而第一电极El会有部分区域被凸起结构Pl抬高，即第一电极El形成在至少一个凸起结构Pl上的第一部分高于形成在第一绝缘层LI上的第二部分，如图2所示。
[0051]可以看出，将上述第一电极El和上述第二电极E2分别作为阵列基板的像素电极和公共电极中的一个，该阵列基板即可用于实现上述ADS显示模式。需要说明的是，上述第一电极El和上述第二电极E2之间可以具有为实现ADS显示模式而设置的其他层结构，本发明对此不做限制，但为了防止上述第一电极El和上述第二电极E2之间发生短路，这些层结构至少要满足对两侧结构的绝缘性的要求，其是本领域技术人员所熟知的，在此不再赘述。而且，上述第一绝缘层LI具体指的是位于上述第一电极El之下并用于设置上述凸起结构Pl的绝缘结构，第一绝缘层LI可以与阵列基板的其他绝缘结构重合或者一体成型，本发明对此不做限制。另外，本领域技术人员应当理解，在不加特殊说明的情况下，“第一电极El形成在第一绝缘层LI以及凸起结构P1”意指凸起结构Pl均应具有一定的绝缘性，并至少不与第一电极El以相同的材料形成。
[0052]在此基础之上，本发明实施例通过上述凸起结构Pl的设置，将第二电极E2的开口部E21对应的至少部分区域内的第一电极El抬高了预设高度D，可以有效地降低阵列基板的驱动电压，因此本发明实施例可以有效地降低ADS型阵列基板的功耗。而且，在驱动电压保持不变的情况下，上述设置还可以使得本发明实施例具有增大光线透过率的效果。另外，这一设置还可以使得第一电极与第二电极之间的间距相对增大，因而本发明实施例还能够有效地减小产品的存储电容。
[0053]进一步地，上述凸起结构Pl显然要与第一电极El以导电性质不同的材料形成，其可以通过例如在第一绝缘层LI进行的构图工艺实现，但本发明实施例并不限定第一电极El与其他结构以相同材料形成，比如该凸起结构Pl可以与第一绝缘层LI 一体成型，因而可以在制造工艺中同时以相同形成，不仅节省了制造工艺的步骤，还使得凸起结构Pl的形成位置更加准确并具有更好的力学稳定性。
[0054]更具体地，基于上述凸起结构Pl与第一绝缘层LI 一体成型的设置，下面以几种较为具体的阵列基板结构进一步说明本发明技术方案的可选实施方式。
[0055]图3是本发明一个实施例中一种阵列基板的俯视局部结构示意图。参见图3，该阵列基板在上述像素单元内，除了上述包括至少一个开口部E21的第二电极E2之外，还包括一形成在衬底Ls上的薄膜晶体管Tl (Thin Film Transistor，TFT)。作为一种示例，该薄膜晶体管Tl包括如图2所示的栅极Eg、源极Es和漏极Ed，并且该薄膜晶体管Tl的漏极Ed与上述第二电极E2相连。从而，在扫描线Gate与该薄膜晶体管Tl的栅极Eg相连、数据线Data与该薄膜晶体管Tl的源极Es相连时，该薄膜晶体管Tl即可实现为第二电极E2提供给定电压的功能。当然，视薄膜晶体管类型以及阵列基板信号线电平设置的不同，该薄膜晶体管Tl的源极Es和漏极Ed的位置可以相互交换，并使该薄膜晶体管Tl的源极Es与上述第二电极E2相连；视薄膜晶体管Tl功能的不同，该薄膜晶体管Tl的源极Es或漏极Ed还可以与第一电极El相连；在同一像素单元中也可以增设其他薄膜晶体管或者电容等器件，或者视阵列基板工作方式的不同也可以增加或改变如上述扫描线Gate和上述数据线Data的信号线，本发明均不做限制。
[0056]另外，本领域技术人员应当理解:图3所示的阵列基板结构是图1所示阵列基板结构的一种【具体实施方式】，因此图1中的阵列基板也可以具有与图3所示阵列基板相同的技术特征，这对于本发明的其他附图也均是相同的，下文不再赘述。
[0057]图4是本发明的一个实施例中图3所示的阵列基板的B-B’剖面结构示意图。参见图4，在本发明实施例中上述第一绝缘层LI位于上述薄膜晶体管Tl的上方，而且在同一像素单元内该阵列基板还包括形成在第一电极El以及第一绝缘层LI上的第二绝缘层L2。上述第二电极E2形成在第二绝缘层L2上，并且在第一绝缘层LI和第二绝缘层L2中设有用于连接第二电极E2与薄膜晶体管Tl的漏极Ed(在其他实施例中可以是源极Es)的过孔Hl0
[0058]在本发明实施例中，由于第一绝缘层LI位于上述薄膜晶体管Tl的上方，因而可以是薄膜晶体管Tl上的平坦化层，也可以是形成在平坦化层上绝缘结构。在第一绝缘层LI是薄膜晶体管Tl上的平坦化层时，可以采用构图工艺在形成平坦化层的同时形成包括凸起结构Pl的图案，从而实现上述凸起结构Pl的设置，起到降低功耗、增大光线透过率并减小存储电容的效果。
[0059]更具体地，上述阵列基板除了上文提到过的第一电极E1、第二电极E2之外由下至上依次包括:衬底Ls ;形成在衬底Ls上的栅极Eg ;形成在栅极Eg上的栅绝缘层Lg ;形成在栅绝缘层Lg上并与栅极Eg所在区域对应的有源层La ;分别与有源层La两侧接触的源极Es和漏极Ed ;形成在有源层La、源极Es和漏极Ed上的钝化层Lp ；以及位于钝化层Lp上并且表面设置有上述凸起结构Pl的第一绝缘层LI。另外，为实现上述薄膜晶体管Tl的漏极Ed与第二电极E2之间的电连接，第二绝缘层L2、第一绝缘层LI以及钝化层Lp中还形成有过孔Hl，从而可以使第二电极E2可以通过如图4所示的方式与薄膜晶体管Tl的漏极Ed相连，以使薄膜晶体管Tl可以在上述数据线Data和扫描线Gate向第二电极E2提供给定的电压。
[0060]另外在本发明实施例中，在上述第一绝缘层LI上，上述凸起结构Pl还设置在同一行中相邻像素单元中的两个第二电极之间对应的至少部分区域内，如图2中位于中央的凸起结构P1。与设置其他凸起结构Pl相同，这一设置同样可以起到降低功耗的效果。同时可以看出，本发明实施例具体将第一电极(公共电极)作为ADS显示模式中的板状电极，并将第二电极(像素电极)作为ADS显示模式中的条状电极。
[0061]图5是如图4所示的阵列基板处于工作状态时对液晶分子偏转影响的二维模拟示意图。图5中的下半部分表不在第一电极和第二电极上均施加一定电压时液晶分子的偏转情况，其中标注了液晶分子所处空间中的电场的电场线；图5中的上半部分表示对应于像素单元的宽度方向上的不同位置处液晶分子对光线的透过率分布。
[0062]具体地，图6是实验得到的如图4所示的阵列基板中不同的上述预设高度D (可参见图2的标注)下驱动电压Vop与透过率Tr的关系曲线图。同时，图7示出了在图4所示的阵列基板中与不同的上述预设高度D对应的阵列基板的驱动电压Vop以及透过率Tr的实验结果。其中，上述预设高度D分别取O微米、0.2微米、0.4微米和0.6微米；当然，上述预设高度D为O微米时相当于没有设置上述凸起结构，因而可以代表现有技术中的技术方案。在上述实验中，透过率Tr是针对波长为550nm的可见光来进行测量的。
[0063]参见图6，实验表明相同设置下透过率Tr会随着驱动电压Vop的增大而呈“S”型增长，并在达到最大值后逐渐下降。这主要是由于电场强度随着驱动电压的增大而增大、液晶分子的偏转情况逐渐发生改变而造成的。从图6中可以看出，随着预设高度D的增加，这一变化曲线有向左靠拢的趋势，这意味着达到最大透过率的驱动电压在随着预设高度D的增加而减小，可见上述凸起结构的设置使得加载在第一电极上的电压有所下降，因而减少了用于驱动第一电极而消耗的功率，也就是说本发明实施例可以降低阵列基板的功耗。从图7中可以看出，在最大透过率几乎不变的情况下，上述凸起结构的设置可以将所需要的最大驱动电压从9V下降至8.5V、8.0V以及7.75V，仅以电压计算所消耗的功率的话，从9V下降到7.75V相当于降低了 25.8%的功耗。
[0064]另一方面，以图6中驱动电压Vop = 5V的情形为例，随着预设高度D的增加，图7所示的透过率(05V，即驱动电压Vop = 5V时)也会随之增加，说明本发明实施例可以在驱动电压不变的条件下增大阵列基板对光线的透过率。
[0065]另外，上述凸起结构的设置还可以使得第一电极与第二电极之间的间距相对增大，因而能够有效地减小产品的存储电容。
[0066]本领域技术人员应当理解，取得上述不同的有益效果可能需要基于不同的设置方式，因此本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。
[0067]当然，上述实施例中的第一绝缘层LI的位置是在薄膜晶体管Tl的上方，然而在本发明的其他实施例中上述第一绝缘层LI还可以处于其他位置。下面以两种阵列基板的结构为例，进一步说明上述第一绝缘层LI的可选设置方式。
[0068]图8是本发明另一实施例中一种阵列基板的俯视局部结构示意图，该阵列基板与图1所示的阵列基板以及图3所示的阵列基板具有同样的俯视结构，在此不再赘述。
[0069]图9是本发明一个实施例中图8所示的阵列基板的A-A’剖面结构示意图。可以看出，图9所示的剖面结构与图2所示的剖面结构的不同之处仅在于在第一绝缘层LI上，没有设置在同一行中相邻像素单元中的两个第二电极E2之间对应的至少部分区域内的凸起结构P1。基于这一设置，可以适用于不同于图2所示阵列基板的另一类型的ADS显示模式。除此之外，图9中的其他结构均与图2中的一致，在此不再赘述。
[0070]图10是本发明一个实施例中图8所示的阵列基板的B-B’剖面结构示意图。图10与图9对应于同一阵列基板结构，且图9中同样具有与图4相同的薄膜晶体管Tl。本发明实施例中，薄膜晶体管Tl包括位于衬底Ls上方的栅绝缘层Lg，而上述第一绝缘层LI即为该栅绝缘层Lg。如图9与图10所示，第一电极El与薄膜晶体管Tl的源极Es或漏极Ed在栅绝缘层Lg上相连。在此基础之上，薄膜晶体管Tl还包括位于薄膜晶体管Tl的源极Es、漏极Ed、第一电极El和栅绝缘层Lg上的第二绝缘层L2 (可以包括如钝化层Lp或者平坦化层等结构)，而上述第二电极E2就形成在该第二绝缘层上L2。图中所示的其他结构与上述实施例中的一致，在此不再赘述。可见，本发明实施例中上述第一绝缘层LI具体与薄膜晶体管Tl的栅绝缘层Lg重合，基于这一结构本发明实施例可以实现另一类型的ADS显示模式。
[0071]图11是本发明另一实施例中图8所示的阵列基板的A-A’剖面结构示意图，图12是本发明另一实施例中图8所示的阵列基板的B-B’剖面结构示意图。参见图11和图12，该阵列基板与上述任意一种阵列基板的不同之处在于:第一绝缘层LI具体为阵列基板的衬底Ls，而上述凸起结构Pl具体为形成在衬底Ls上的绝缘结构。上述薄膜晶体管Tl包括位于第一电极El上方的栅绝缘层Lg，而上述薄膜晶体管Tl还包括位于源极Es、漏极Ed和栅绝缘层Lg上的第二绝缘层L2。在此基础之上，上述第二电极E2形成在第二绝缘层L2上。同时，为了形成第二电极E2与薄膜晶体管Tl的漏极Ed(在本发明其他实施例中可以为源极Es)之间的电连接，上述第二绝缘层L2中设有用于连接第二电极E2与薄膜晶体管Tl的漏极Ed的过孔H2。图中所示的其他结构与上述实施例中的一致，在此不再赘述。基于上述结构，本发明实施例可以实现另外一个类型的ADS显示模式。
[0072]基于同样的发明构思，本发明实施例提供一种阵列基板的制造方法，与上述任意一种阵列基板相同，该阵列基板包括多个像素单元，在任一所述像素单元内，所述阵列基板包括第一电极以及位于所述第一电极上方的第二电极，所述第二电极包括至少一个开口部。参见图13所示出的一种阵列基板的制造方法的步骤流程示意图，该方法包括:
[0073]步骤101:形成第一绝缘层以及至少一个位于所述第一绝缘层上的具有预设高度的凸起结构，所述凸起结构位于所述像素单元中与所述至少一个开口部对应的至少部分区域内；
[0074]步骤102:在所述第一绝缘层以及所述至少一个凸起结构上形成包括第一电极的图形，第一电极形成在所述至少一个凸起结构上的第一部分高于形成在所述第一绝缘层上的第二部分。
[0075]可见，本发明实施例通过形成上述凸起结构，将第二电极开口部对应的至少部分区域内的第一电极抬高了预设高度，可以有效地降低阵列基板的驱动电压，因此本发明实施例可以有效地降低ADS型阵列基板的功耗。而且，在驱动电压保持不变的情况下，上述设置还可以使得本发明具有增大光线透过率的效果。另外，这一设置还可以使得第一电极与第二电极之间的间距相对增大，因而能够有效地减小产品的存储电容。
[0076]类似于上述任意一种阵列基板，本发明实施例中的凸起结构可以与所述第一绝缘层以相同材料同时形成。
[0077]另外，上述步骤101:形成第一绝缘层以及至少一个位于所述第一绝缘层上的具有预设高度的凸起结构，所述凸起结构位于所述像素单元中与所述至少一个开口部对应的至少部分区域内，可以具体包括图13中未示出的下述步骤流程:
[0078]形成有机膜层，并采用灰阶掩膜板进行曝光，形成有机膜层的完全保留区域、部分保留区域和完全去除区域，所述完全保留区域内的有机膜层比所述部分保留区域内的有机膜层高出预设高度，所述完全保留区域为在所述像素单元中与所述至少一个开口部对应的至少部分区域。
[0079]可见，在上述凸起结构与上述第一绝缘层一体成型时，可以通过灰阶掩膜板来进行分区域的构图工艺，从而同时以相同材料形成上述凸起结构与上述第一绝缘层，从而节省步骤流程，降低成本。
[0080]另外，本发明实施例所提供的方法可以制造上述任意一种阵列基板，在此不再详述。
[0081]基于同样的发明构思，本发明实施例提供一种包括上述任意一种阵列基板的显示装置，该显示装置可以为:液晶显示面板、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置由于包括上述任意一种阵列基板的显示装置，因而可以解决同样的技术问题，并取得相同的技术效果。
[0082]在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
[0083]还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0084]以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【权利要求】
1.一种阵列基板，包括多个像素单元，其特征在于，在任一所述像素单元内，所述阵列基板包括第一绝缘层、第一电极，以及位于所述第一电极上方的第二电极； 所述第二电极包括至少一个开口部； 在该像素单元中与所述至少一个开口部对应的至少部分区域内，所述第一绝缘层上设有至少一个具有预设高度的凸起结构； 所述第一电极包括形成在所述第一绝缘层上的第一部分以及形成在所述至少一个凸起结构上的第二部分，所述第一部分高于所述第二部分。
2.根据权利要求1所述的阵列基板，其特征在于，在该像素单元内，所述阵列基板还包括形成在衬底上的一薄膜晶体管；该薄膜晶体管的源极或漏极与所述第一电极或者所述第二电极相连。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一绝缘层位于所述薄膜晶体管的上方； 在该像素单元内，所述阵列基板还包括形成在所述第一电极以及所述第一绝缘层上的第二绝缘层； 所述第二电极形成在所述第二绝缘层上； 所述第一绝缘层和所述第二绝缘层中设有用于连接所述第二电极与所述薄膜晶体管的源极或漏极的过孔。
4.根据权利要求2所述的阵列基板，其特征在于，所述薄膜晶体管包括位于所述衬底上方的栅绝缘层； 所述第一绝缘层为所述栅绝缘层； 所述第一电极与所述源极或所述漏极在所述栅绝缘层上相连； 所述薄膜晶体管还包括位于所述源极、所述漏极、所述第一电极和所述栅绝缘层上的第二绝缘层； 所述第二电极形成在所述第二绝缘层上。
5.根据权利要求2所述的阵列基板，其特征在于，所述第一绝缘层为所述阵列基板的衬底； 所述薄膜晶体管包括位于所述第一电极上方的栅绝缘层； 所述薄膜晶体管还包括位于所述源极、所述漏极和所述栅绝缘层上的第二绝缘层； 所述第二电极形成在所述第二绝缘层上； 所述第二绝缘层中设有用于连接所述第二电极与所述薄膜晶体管的源极或漏极的过孔。
6.根据权利要求1至5中任意一项所述的阵列基板，其特征在于，所述凸起结构与所述第一绝缘层一体成型。
7.—种阵列基板的制造方法，该阵列基板包括多个像素单元，其特征在于，在任一所述像素单元内，所述阵列基板包括第一电极以及位于所述第一电极上方的第二电极，所述第二电极包括至少一个开口部，所述方法包括: 形成第一绝缘层以及至少一个位于所述第一绝缘层上的具有预设高度的凸起结构，所述凸起结构位于所述像素单元中与所述至少一个开口部对应的至少部分区域内； 在所述第一绝缘层以及所述至少一个凸起结构上形成包括第一电极的图形，所述第一电极形成在所述至少一个凸起结构上的第一部分高于形成在所述第一绝缘层上的第二部分。
8.根据权利要求7所述的方法，其特征在于，所述凸起结构与所述第一绝缘层是以相同材料同时形成的。
9.根据权利要求8所述的方法，其特征在于，所述形成第一绝缘层以及至少一个位于所述第一绝缘层上的具有预设高度的凸起结构，所述凸起结构位于所述像素单元中与所述至少一个开口部对应的至少部分区域内，包括: 形成有机膜层，并采用灰阶掩膜板进行曝光，形成有机膜层的完全保留区域、部分保留区域和完全去除区域，所述完全保留区域内的有机膜层比所述部分保留区域内的有机膜层高出预设高度，所述完全保留区域为在所述像素单元中与所述至少一个开口部对应的至少部分区域。
10.一种显示装置，其特征在于，该显示装置包括如权利要求1至6中任意一项所述的阵列基板。
【文档编号】G02F1/1333GK104503117SQ201510026111
【公开日】2015年4月8日 申请日期:2015年1月19日 优先权日:2015年1月19日
【发明者】张锋, 鲁姣明, 曹占锋, 姚琪, 王强涛 申请人:京东方科技集团股份有限公司