用于保持物体的夹具和方法与流程

本发明涉及一种用于保持物体的夹具和方法。所述夹具可以是静电夹具。所述夹具是例如晶片支撑系统的一部分。所述物体可以是例如光刻设备中的晶片、衬底或掩模版。

背景技术：

1、光刻设备是被构造成将期望的图案施加到衬底上的机器。光刻设备可以用于例如制造集成电路(ic)。光刻设备可以例如将图案形成装置(例如掩模)处的图案投影到被设置于衬底上的辐射敏感材料(抗蚀剂)的层上。

2、随着半导体制造过程的不断进步，电路元件的尺寸已持续不断地减小，而每个器件的功能元件(诸如晶体管)的数量在数十年来一直稳步地增加，遵循通常被称为“摩尔定律”的趋势。为了跟上摩尔定律，半导体行业正在追求能够创造出越来越小的特征的技术。为了将图案投影到衬底上，光刻设备可以使用电磁辐射。此辐射的波长确定了在所述衬底上被图案化的特征的最小尺寸。目前使用的典型波长为365nm(i线)、248nm(krf)、193nm(arf)和13.5nm(euv)。与使用例如波长为193nm的辐射的光刻设备相比，使用波长在4nm至20nm范围内(例如6.7nm或13.5nm)的极紫外(euv)辐射的光刻设备可以被用于在衬底上形成更小的特征。

3、在如此短的波长的情况下，对所述光刻设备内的所述图案形成装置和/或衬底的精确定位是至关重要的。

4、这种光刻设备可以设置有一个或更多个夹具，以将所述图案形成装置和/或所述衬底夹持到物体支撑件，诸如分别为掩模台或晶片台。所述夹具可以是例如机械夹具、真空夹具、或静电夹具。静电夹具可能特别适合在euv波长进行操作，因为euv光刻设备的区域必须在接近真空的条件下操作。本文中的“接近真空”可以指在5kpa及以下的范围内、或者在1至10pa的范围内的压力。

5、在如此短的波长，对所述光刻设备内的图案形成装置和/或衬底的精确定位是至关重要的。

6、这种光刻设备可以设置有一个或更多个夹具，以将所述图案形成装置和/或所述衬底夹持到物体支撑件，诸如分别为掩模台或晶片台。所述夹具可以是例如机械夹具、真空夹具、或静电夹具。静电夹具可能特别适合在euv波长进行操作，因为euv光刻设备的区域必须在接近真空的条件下进行操作。

7、一些静电晶片夹具具有介电表面，所述介电表面包括(相等地间隔开的)金属线(在本领域中称为“曼哈顿线”)，该金属线以导电的方式连接突出部或“突节”，所述突出部或“突节”限定用于保持所述图案形成装置和/或衬底的平面。

8、作为广泛使用的结果，其中例如每天生产数千甚至数万个晶片，所述突出部的顶部表面的初始相对粗糙度随着时间的推移而减小。当所述顶部表面变得光滑时，它们开始粘附到同样相对光滑的晶片上。粘性减缓所述光刻过程，并且最终带来损坏所述晶片的风险。为了避免这个问题，通常在某个时刻对晶片夹具进行整修或翻新。整修涉及蚀刻或剥离所述突出部。所述蚀刻步骤去除所有金属或导电材料。随后，重新沉积结构。然而，这个过程相对耗时且成本较高。

9、本发明的至少一个方面的至少一个实施例的目的是消除或至少减轻现有技术的上述缺点中的至少一种。

技术实现思路

1、一种用于保持物体的夹具，所述夹具包括：

2、介电构件；

3、导电元件，设置于所述介电构件上并且由第一导电材料组成；和

4、多个突节，布置于所述导电元件上以用于支撑物体，每个突节包括第二导电材料，

5、其中所述夹具包括布置于所述导电元件和所述多个突节之间的抗蚀刻材料和第三导电材料的交替层的叠层。

6、在实施例中，所述第一导电材料、所述第二导电材料、所述第三导电材料是相同的。

7、在实施例中，所述第一导电材料、所述第二导电材料、所述第三导电材料包括氮化铬(crn)。

8、在实施例中，所述抗蚀刻材料包括si。

9、在实施例中，所述叠层的总厚度约为0.5mm至20mm。

10、在实施例中，所述叠层包括至少两层抗蚀刻材料。

11、在实施例中，所述叠层包括至少四层抗蚀刻材料和至少三层第三导电材料。

12、在实施例中，所述叠层的每个层的厚度约为50nm至1mm。

13、所述夹具可以是静电晶片夹具。

14、根据另一方面，本公开提供了一种包括根据权利要求1所述的夹具的光刻系统。

15、根据又一个方面，本公开提供了一种用于保持物体的夹具，所述夹具包括：

16、多个突节，被布置用于支撑所述物体，每个突节包括第一导电材料，

17、其中所述多个突节位于由包括抗蚀刻材料的层和包括第二导电材料的层形成的交替层的叠层的顶部上，当所述多个突节正在被去除时所述抗蚀刻材料的去除速率低于所述第一导电材料的去除速率，并且其中所述多个突节的底部部分是由所述交替层的所述叠层形成的。

18、根据又一方面，本公开提供了一种制造用于保持物体的夹具的方法，所述方法包括以下步骤：

19、将由第一导电材料组成的导电元件设置于介电构件上；

20、布置用于将所述物体支撑于所述导电元件上的多个突节，

21、其特征在于，每个突节包括顶部部分和底部部分，所述顶部部分包括第二导电材料，所述底部部分包括由抗蚀刻材料和第三导电材料形成的交替层的叠层。

22、所述方法可以包括以下步骤：

23、通过蚀刻来去除所述突节的所述顶部部分；

24、在所述介电构件上沉积所述第二导电材料的新层；

25、在所述第二导电材料的新层上沉积多个抗蚀刻材料点；

26、通过蚀刻来去除所述第二导电材料；和

27、去除所述抗蚀刻材料点。

技术特征：

1.一种用于保持物体的夹具，所述夹具包括：

2.如权利要求1所述的夹具，其中所述叠层被配置成连接所述多个突节中的至少两个突节。

3.如权利要求1或2所述的夹具，其中当所述多个突节正在被去除时，所述抗蚀刻材料的去除速率在所述第一导电材料的去除速率的1/10和1/10000之间。

4.如权利要求1至3中任一项所述的夹具，其中所述夹具还包括位于所述叠层下方的导电元件，所述导电元件包括第三导电材料，所述导电元件被配置成导电地连接所述多个突节中的至少两个突节。

5.如权利要求4所述的夹具，其中当所述多个突节正在被去除时，所述抗蚀刻材料保护所述导电元件。

6.如权利要求4至5中任一项所述的夹具，其中所述第一导电材料、所述第二导电材料、所述第三导电材料是相同的或者包括crn。

7.如权利要求1至6中任一项所述的夹具，其中所述抗蚀刻材料包括si。

8.如权利要求1至7中任一项所述的夹具，其中所述叠层的总厚度在0.2mm和20mm之间。

9.如权利要求1至8中任一项所述的夹具，所述叠层包括至少两层所述抗蚀刻材料，或者其中所述叠层的每个层的厚度在50nm与1mm之间。

10.如权利要求1至9中任一项所述的夹具，所述叠层包括至少四个包括抗蚀刻材料的层和至少三个包括第三导电材料的层。

11.如权利要求1至10中任一项所述的夹具，所述夹具是静电晶片夹具。

12.如权利要求1至11中任一项所述的夹具，其中从所述夹具的顶视图看，包括抗蚀刻材料的层和包括所述第二导电材料的层具有大约相同的面积。

13.一种光刻系统，包括根据权利要求1所述的夹具。

14.一种制造用于保持物体的夹具的方法，所述方法包括以下步骤：

15.一种制造用于保持物体的夹具的方法，所述方法包括：

技术总结
本公开提供一种夹具，所述夹具包括：介电构件；导电元件，其设置于所述介电构件上并且由第一导电材料组成；以及多个突节，其布置于所述导电元件上以用于支撑物体，每个突节包括第二导电材料，其中所述夹具包括布置于所述导电元件和所述多个突节之间的抗蚀刻材料和第三导电材料的交替层的叠层。

技术研发人员：T·波耶兹,R·A·范罗杰,A·斯泰因
受保护的技术使用者：ASML荷兰有限公司
技术研发日：
技术公布日：2024/6/20