专利名称：等离子体处理室中的边缘环磨损的补偿的方法和装置的制作方法
技术领域：
本发明总的说来涉及衬底制造技术，具体而言涉及用于通过补偿等离子体处理室中的边缘环磨损来改善处理效果的方法和装置。
背景技术：
在衬底(例如半导体晶片或用于平板显示器制造中的玻璃板)的处理过程中，通常采用等离子体。作为半导体晶片的处理过程的一部分，例如，将晶片分成多个块(die)或矩形区域，每个块或矩形区域都将成为集成电路。在将材料有选择地去除(蚀刻)和沉积(沉积)以在其上形成电子组件的一系列步骤中处理晶片。
在典型的等离子体蚀刻工艺中，在蚀刻之前将晶片用硬化乳剂薄膜(即，例如光致抗蚀剂掩模)覆盖。接着有选择地去除硬化乳剂区域，使下层的部分暴露。接着将晶片放置在等离子体处理室中称为卡盘的、带负电的电极上。接着使合适的蚀刻剂源气体流到处理室中，撞击以形成等离子体，蚀刻下层的暴露区域。在典型的等离子体蚀刻工艺中，也使用等离子体来帮助和/或改善沉积原材料的沉积。
在很多等离子体处理室中，经常使用边缘环(edge ring)。为了方便讨论，图1示出了等离子体处理室100的简化截面图。晶片104位于用来在等离子体处理室中支撑晶片的卡盘112上。众所周知，卡盘112作为一种工件固定器(holder)，可通过RF电源电激励以便于蚀刻和沉积。耦合环108如图示设置在卡盘112与陶瓷环110之间。耦合环108的一个功能包括提供从卡盘112至边缘环102的电流通路。边缘环102执行多个功能，包括将晶片104定位到卡盘112上，并防止该晶片本身不保护的下层组件被等离子体的离子损坏。
边缘环112的一个重要功能涉及其对衬底上处理均匀性的影响。众所周知，等离子体鞘层106的等位线经过卡盘边缘时急剧地向上弯曲。如果没有边缘环，衬底的边缘将从电学上限定卡盘的外边缘，并且等位线将在衬底边缘附近急剧地向上弯曲。如果这样，围绕衬底边缘的衬底区域将经受与在衬底中心的等离子环境不同的等离子环境，从而将导致衬底表面的很差的处理均匀性。
通过用边缘环和/或其他下层结构电延伸卡盘的等离子体面向区域，卡盘的边缘在电学上对等离子体来说在衬底边缘之外延伸一定距离。因而，等离子体鞘层的等位线更稳定地保持在衬底的整个表面上，从而有助于衬底表面上的处理均匀性。
不幸地，延伸的边缘环由于等离子体环境随着时间的流逝被磨损。当边缘环磨损掉时，邻近边缘环损坏区域的等离子体环境发生改变。等离子体环境的改变进而导致处理效果随着时间而改变，并导致当边缘环磨损时处理效果变差。即使处理采用反复在相同的室中的相同方案，情况仍然如此。
随着时间流逝，处理效果下降至必须更换边缘环的时候。当要求更换边缘环时，为了便于更换边缘环，使衬底处理中断，并使等离子体处理室停止运行。在边缘环更换操作中(可能花费数小时或数天)，制造商不能使用受到影响的等离子体处理系统，这将导致等离子体处理系统的所有权的更高成本。
鉴于上述情况，希望提供用于改善采用边缘环的等离子体处理系统的处理效果，以及减少要求边缘环更换的频率的改进方法和装置。
发明内容
在一个实施例中，本发明涉及一种用于在等离子体处理系统的等离子体处理室中处理多个衬底的方法，在处理过程中，每一衬底都被设置在卡盘上并由边缘环包围。该方法包括根据给定处理方案在等离子体处理室中处理多个衬底中的第一衬底。该方法进一步包括在此之后，将沿着在等离子体处理室中的等离子体鞘层(plasmasheath)与卡盘(chuck)之间的穿过边缘环的电容通路的电容的电容值调节给定值。该方法还包括在调节之后，根据给定处理方案在离子体处理室中处理多个衬底中的第二衬底，其中执行调节而不需要更换边缘环。
在另一实施例中，本发明涉及一种具有至少一个用于处理多个衬底的等离子体处理室的等离子体处理系统。该等离子体处理室包括用于在处理过程中支撑衬底的卡盘和具有外边缘的边缘环。边缘环的外边缘将卡盘包围，其中，在处理过程中边缘环沿着在等离子体鞘层与卡盘之间的电容通路设置，等离子体鞘层与在处理过程中产生的等离子体有关。等离子体处理室还包括用于原位调节沿着电容通路设置的电容的电容值的装置。
在又一个实施例中，本发明涉及一种具有至少一个用于处理多个衬底的等离子体处理室的等离子体处理系统。该等离子体处理室包括用于在处理过程中支撑衬底的支撑装置。还包括具有外边缘的边缘环，边缘环的外边缘将支撑装置包围，其中边缘环在处理过程中沿着在等离子体鞘层与支撑装置之间的电容通路设置，等离子体鞘层与在处理过程中产生的等离子体有关。另外，还包括用于原位调节沿着电容通路设置的电容的电容值的装置。
本发明的这些和其它特征将在以下结合附图并在本发明的详细描述中详细描述。
本发明通过附图中的各幅图的实例(但不作为限制)来进行说明，附图中相同的参考标号参考相同的元件，其中图1示出了等离子体处理室的简化截面图；图2A示出了根据本发明的实施例的等离子体处理室的简化截面图；图2B示出了根据本发明的实施例的电容通路的简化电气图；图3A示出了根据本发明的实施例的等离子体处理室的简化截面图；图3B示出了根据本发明的实施例的电容通路的简化电气图；图4A示出了根据本发明的实施例的等离子体处理室的简化截面图；以及图4B示出了根据本发明的实施例的电容通路的简化电气图。
具体实施例方式
接下来将参看如附图中示出的本发明的几个优选实施例详细描述本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了多个具体细节。然而，本领域技术人员应当理解，没有这些具体细节中的一些或全部本发明也可以实施。在其他情形下，为了避免不必要地模糊本发明，没有描述众所周知的处理步骤和/或结构。参考附图以及以下详细描述，将有助于更好地理解本发明的特征和优点。
尽管不希望受理论束缚，但是本发明的发明人认为，当边缘环被磨损掉时，沿着从等离子体鞘层至卡盘穿过边缘环的电容通路的电容将改变。电容的改变进而影响在边缘环的磨损区域附近的等离子体环境。除非该电容的改变在边缘环磨损时被补偿，否则处理效果变差将不可避免。此外，当边缘环磨损掉时不补偿电容改变，那么处理效果变差将得不到纠正，并且必然使得更频繁地更换边缘环。
为了方便讨论，图2A示出了另一个等离子体处理室的示意图，图中示出了从等离子体鞘层106至卡盘112穿过边缘环102的电容通路150。参考图2A，等离子体鞘层106、晶片104、卡盘112、耦合环108、边缘环102、以及陶瓷环110与图1所示相同。从卡盘112的导电面开始，示出了一等效电容C0，其由卡盘112的表面、耦合环108的表面、以及两者之间的空间限定。沿着电容通路150，还有另一等效电容C2，其由耦合环108的表面和边缘环102的下表面以及两者之间的空间限定。进一步沿着电容通路150，边缘环102中的介电材料形成另一电容C1。另外，等离子体鞘层106与边缘环102的上表面之间形成沿着电容通路150的另一电容Cs。
参考图2B，示出了电容通路150的简化电气图。卡盘112与电容C0串联电连接，图中示出了该电容设置在卡盘112与耦合环108之间。电容C2沿着电容通路150在耦合环108与边缘环102下表面之间串联连接。图中示出由边缘环102的介电材料形成的电容C1与电容C2串联连接。电容Cs通过在电容C2与等离子体鞘层106之间与电容C2串联连接而结束该电容通路150。
当边缘环被等离子体磨掉和/或破坏时，由边缘环介电材料形成的电容C1改变。该电容C1的改变进而影响在边缘环的受损区域附近的等离子体环境。当等离子体环境改变时，处理效果变差。
图3A示出了图2A的等离子体处理室的简化截面图，包括边缘环102中的典型受损区域304。可以认为，受损区域304(表现为边缘环中的沟堑、空穴、或者凹坑的形式)将改变受损区域附近的上述电容C1。图3B示出改变的电容通路。与图2B中的情况对比，由边缘环102中的受损介电材料产生的电容值C1′由于介电材料变薄而变大(因C＝εA/d)。该电容值C1的增大进而使沿着电容通路150的总电容增大，导致沿着通路150的阻抗下降(因Z＝1/ωC或Z＝d/εAω)。因为沿着从等离子体鞘层至卡盘的通路的阻抗减小，所以沿着通路150的电流增大。等离子体鞘层与卡盘之间穿过边缘环的受损区域的电流的增大与在衬底边缘的蚀刻速率的增大相一致(相对于衬底其他区域而言)。此外，当边缘环侵蚀进行时，在衬底的边缘区域中蚀刻的特征表现得更加朝衬底边界倾斜。理想地，衬底边缘的蚀刻速率不改变并且随着时间的流逝蚀刻特征不倾斜。而且，边缘环不磨损或在低速率磨损，这将允许蚀刻仍然在使用中，直到一些随后服务中断。某些半导体制造工艺不容许蚀刻特性比非常小的量改变得更多，这样边缘环的寿命比仅仅由于原料的损失的寿命更短。本发明的目的是通过补偿侵蚀以最小化衬底边缘的蚀刻速率改变以及随着时间流逝的蚀刻特性倾斜效果，有效地延长边缘环的使用寿命。
根据本发明的一个方面，通过减少电容C0、C2或CS中的一个或多个的电容来补偿边缘环损坏带来的沿着电容通路150的电容的改变。在一个优选实施例中，由边缘环变薄的损坏导致的电容C1增大通过减少与在边缘环下表面和耦合环之间的间隙相关联的电容C2抵消。在一实施例中，通过提供一种可以移动边缘环和耦合环以使其进一步分开以减少其间的电容C2的机构来实现减少电容C2，从而补偿由边缘环变薄的损坏导致的增大的电容C1。
根据本发明的一个实施例，图4A示出了具有可变位置耦合环408的等离子体处理室的简化截面图。参考图4A，可变位置耦合环408被设置为沿着路径404移动。由于电容C2的电容值依赖于边缘环102的下表面与可变位置耦合环408之间的距离，所以改变可变位置耦合环408的位置将改变电容C2的电容值。
通过采用可变位置耦合环，与受损边缘环102相关联的电容C1增大可以由通过将可变位置耦合环408沿着路径404重新定位来改变电容C2而被抵消。最终结果是，沿着电容通路150的总电容基本保持不变，或只改变较小的程度。由于通过采用可变位置耦合环使等离子体鞘层与卡盘之间的电容基本保持不变或只改变较小的程度，所以等离子体鞘层与卡盘之间的阻抗在边缘环磨掉时基本保持不变或只改变较小的程度。这进而帮助边缘环受损区域附近的等离子体环境在边缘环磨掉时保持基本不变或只改变较小的程度。
此外，采用可变位置耦合环延迟了更换边缘环的需求。当边缘环磨掉时，耦合环被重新定位以纠正处理恶化。还会出现这样的情况，因为大范围的结构损坏或因为由边缘环损坏导致的电容C1增大无法通过进一步减少其他电容之一而充分地补偿，所以还会到达边缘环102需要更换的时候。然而，更换发生的频率比现有技术低，从而既减少了成本高昂的制造停工时间，又减少了由更换过程导致设备必须重新校准的需要。
在一个实施例中，对于具体等离子体处理室中的具体处理，边缘环变薄的量或损坏量可以通过随时间测量边缘环的厚度凭经验来确定。例如，在一个实施例中，受影响区域中的边缘环的厚度可以用探头来测量。一旦边缘环变薄量被确定为时间的函数或处理的衬底的数量的函数，就可以确定作为时间的函数或作为所处理衬底的数量的函数的电容值C1。该信息(作为时间的函数或所处理衬底的数量的函数可以用于确定沿着等离子体鞘层与卡盘之间的电容通路的其他电容中的一个或多个电容需要的减少量)。在使用可变位置耦合环的情况中，该信息(作为时间的函数或处理的衬底的数量的函数)进而可以用于在处理进行过程中计算等离子体鞘层与卡盘之间需要的间隙，从而令人满意地抵消由边缘环变薄损坏导致的电容增大。
在另一个实施例中，沿着等离子体鞘层与卡盘之间的电容通路的其他电容中的一个或多个的电容值的减少可以在理论上或考虑通过计算机辅助建模进行计算，其中，计算机辅助建模尤其考虑了等离子体处理室的各个组件的材料、处理室及其组件的几何形状、以及处理方案。接下来，该信息可用来减少生产室中沿着在等离子体鞘层与卡盘之间的电容通路的其他电容中的一个或多个电容。
减少生产室中沿着等离子体鞘层与卡盘之间穿过边缘环的电容通路的其他电容中的一个或多个电容的电容值可以通过多种方法来实现。在采用可变位置耦合环的情况中，例如，可以提供一个或多个线性致动器或螺旋致动器将可变位置耦合环408相对于边缘环进行物理移动。如果需要，该致动器可以倚靠卡盘112或陶瓷环110甚至边缘环102固定。
另外，可考虑使边缘环替代地或附加地移动，以补偿边缘环变薄损坏带来的电容C1增大。更进一步地，可以使耦合环或边缘环保持静止并提供可移动插件，其可以根据需要在卡盘与耦合环之间、或在耦合环与边缘环之间、或在边缘环与等离子体鞘层之间的间隙中进行定位，以抵消边缘环变薄损坏带来的电容C1增大。
在任何情况下，优选地，可以原位执行电容调节。即，最好有一种提供等离子体处理室的机构，以使沿着等离子体鞘层与卡盘之间的电容通路的其他电容中的一个或多个电容能够被调节，而不需要将等离子体处理室在生产线上从运行停止延长的时间。耦合至可变位置耦合环的致动器只是此类型用以抵消由于边缘环变薄损坏带来的电容C1增大的原位电容调节装置的一个实例。作为又一实例，耦合环可以制成固定的，但可通过使用可变阻抗装置(例如可变电容器)而具有对于卡盘可变的阻抗。在此情况下，当必须抵消边缘环电容的改变时，该调节可以通过调节可变阻抗装置的值来进行。
应该明白的是，某些处理室设计可以包括在等离子体鞘层与卡盘之间穿过边缘环的电容通路中的更多或更少数量的组件。不管包括的组件(例如环或其他结构)的数量如何，只要沿着等离子体鞘层与卡盘之间的电容通路的其他电容中的一个或多个电容可被减小，以抵消边缘环变薄损坏带来的电容C1的增大，就可以减少处理恶化，并且边缘环在要求更换前可使用更长的时间。
尽管已经参照几个优选实施例描述了本发明，但是各种改变、变更、和等价物也落在本发明的范围内。例如，尽管已经在蚀刻应用的上下文中描述了附图，但应该明白的是，本发明也适用于沉积工艺。在采用沉积工艺或者甚至对于某种蚀刻工艺的情况下，在边缘环上的材料沉积可以减少沿着等离子体鞘层与卡盘体之间的前述电容通路的边缘环的电容，并且在某些情况下，要求进行增加沿着电容通路其他位置的电容的调节以进行补偿。在这种情况下，沉积量可以随着时间凭经验确定，以确定由沉积导致的边缘环的电容改变，或边缘环的电容的改变可以被建模或在数学上计算。然后，该信息可以通过调节沿着前述电容通路的一个或多个电容来帮助补偿。
此外，本发明并不受任何具体类型的等离子体生成技术的限制。因此，可以将本发明应用于任何以及所有经受由边缘环变薄损坏或边缘环上材料的累积导致的处理恶化的等离子体处理系统，而不用管等离子体是如何生成的，这样的处理系统包括感应耦合等离子体处理系统、电容连接的等离子体处理系统、以及其他。也应当指出，存在很多实现本发明的方法和装置的可选方式。因而，所附权利要求应该解释为包括所有这些落入本发明的主旨和精神内的改变、变更、和等价物。
权利要求
1.一种用于在等离子体处理系统的等离子体处理室中处理多个衬底的方法，在所述处理过程中，所述衬底中的每一个衬底都设置在卡盘上并由边缘环包围，所述方法包括根据给定处理方案在所述等离子体处理室中处理所述多个衬底中的第一衬底；在此之后，将沿着在所述等离子体处理室中的等离子体鞘层与所述卡盘之间穿过所述边缘环的电容通路的电容的电容值调节给定值；以及在所述调节之后，根据所述给定处理方案在所述离子体处理室中处理所述多个衬底中的第二衬底，其中，执行所述调节而不需要更换所述边缘环。
2.根据权利要求1所述的方法，其中，所述调节包括增大在沿着所述电容通路的相邻面之间的间隙。
3.根据权利要求2所述的方法，其中，所述相邻面包括所述边缘环的表面和所述等离子体处理室的耦合环的表面。
4.根据权利要求3所述的方法，其中，所述耦合环沿着垂直于所述边缘环的所述表面的轴是可移动的，以增大所述间隙。
5.根据权利要求3所述的方法，其中，所述等离子体处理室是蚀刻室。
6.根据权利要求3所述的方法，其中，所述调节被原位执行。
7.根据权利要求3所述的方法，其中，通过启动耦合至所述耦合环的致动器来实现所述调节。
8.根据权利要求7所述的方法，其中，所述致动器是线性致动器。
9.根据权利要求7所述的方法，其中，所述致动器是螺旋致动器。
10.根据权利要求3所述的方法，其中，所述给定值是足以抵消沿着所述电容通路的电容的第一增量的电容值，所述电容的第一增量可归因于所述边缘环的变薄损坏。
11.根据权利要求3所述的方法，其中，在所述等离子体处理室运行预定量时间之后执行所述调节。
12.根据权利要求3所述的方法，其中，在所述等离子体处理室中处理预定数量的衬底之后执行所述调节。
13.根据权利要求1所述的方法，其中，使用在所述等离子体处理室中提供的致动器原位执行所述调节，并且其中所述衬底是半导体晶片。
14.根据权利要求1所述的方法，其中，使用在所述等离子体处理室中提供的致动器原位执行所述调节，并且其中所述衬底是玻璃板。
15.根据权利要求1所述的方法，其中，所述等离子体处理室是蚀刻室。
16.根据权利要求1所述的方法，其中，所述等离子体处理室是沉积室。
17.根据权利要求1所述的方法，其中，所述等离子体处理室是感应耦合的等离子体处理室。
18.根据权利要求1所述的方法，其中，所述电容是可变电容器，所述调节包括改变所述可变电容器的值。
19.一种具有至少一个用于处理多个衬底的等离子体处理室的等离子体处理系统，所述等离子体处理室包括卡盘，用于在所述处理过程中支撑衬底；边缘环，其具有外边缘，所述边缘环的所述外边缘将所述卡盘包围，其中，所述边缘环在所述处理过程中沿着等离子体鞘层与所述卡盘之间的电容通路设置，所述等离子体鞘层与在所述处理过程中产生的等离子体相关联；以及调节装置，用于原位调节沿着所述电容通路设置的电容的电容值。
20.根据权利要求19所述的等离子体处理系统，其中，所述调节包括增大在沿着所述电容通路的相邻面之间的间隙。
21.根据权利要求20所述的等离子体处理系统，其中，所述等离子体处理室还包括沿着所述电容通路设置的耦合环，并且其中所述相邻面包括所述边缘环的表面和所述等离子体处理室的耦合环的表面。
22.根据权利要求21所述的等离子体处理系统，其中，所述调节装置被耦合至所述耦合环，并且用于使所述耦合环沿着垂直于所述边缘环的所述表面的轴移动，以增大所述间隙。
23.根据权利要求20所述的等离子体处理系统，其中，所述调节装置包括致动器。
24.根据权利要求23所述的等离子体处理系统，其中，所述致动器是线性致动器。
25.根据权利要求23所述的等离子体处理系统，其中，所述致动器是螺旋致动器。
26.根据权利要求19所述的等离子体处理系统，其中，沿着所述电容通路设置的所述电容的所述电容值减小给定值，所述给定值是足以抵消沿着所述电容通路的电容的第一增量的电容值，所述电容的第一增量可归因于所述边缘环的变薄损坏。
27.根据权利要求19所述的等离子体处理系统，其中，所述处理包括蚀刻所述衬底。
28.根据权利要求19所述的等离子体处理系统，其中，所述处理包括在所述衬底上沉积材料层。
29.根据权利要求19所述的等离子体处理系统，其中，所述电容是可变阻抗装置，用于原位调节所述电容的所述电容值的所述调节装置包括用于调节所述可变阻抗装置的电容值的调节机构。
30.一种具有至少一个用于处理多个衬底的等离子体处理室的等离子体处理系统，所述等离子体处理室包括支撑装置，用于在所述处理过程中支撑衬底；边缘环，其具有外边缘，所述边缘环的外边缘包围所述支撑装置，其中，在所述处理过程中所述边缘环沿着在等离子体鞘层与所述支撑装置之间的电容通路设置，所述等离子体鞘层与在所述处理过程中产生的等离子体相关联；以及调节装置，用于原位调节沿着所述电容通路设置的电容的电容值。
31.根据权利要求30所述的等离子体处理系统，其中，所述调节包括增大在沿着所述电容通路的相邻面之间的间隙。
32.根据权利要求31所述的等离子体处理系统，其中，所述等离子体处理室还包括沿着所述电容通路设置的耦合环，并且其中所述相邻面包括所述边缘环的表面和所述等离子体处理室的耦合环的表面。
33.根据权利要求32所述的等离子体处理系统，其中，所述调节装置被耦合至所述耦合环，并且用于使所述耦合环沿着垂直于所述边缘环的表面的轴移动，以增大所述间隙。
34.根据权利要求32所述的等离子体处理系统，其中，所述调节装置被耦合至所述耦合环，并且用于使所述耦合环沿着垂直于所述边缘环的表面的轴移动，以减小所述间隙。
35.根据权利要求31所述的等离子体处理系统，其中，所述调节装置包括线性致动器和螺旋致动器之一。
36.根据权利要求30所述的等离子体处理系统，其中，沿着所述电容通路设置的所述电容的所述电容值减小给定值，所述给定值是足以抵消沿着所述电容通路的电容的第一增量的电容值，所述电容的第一增量可归因于所述边缘环的变薄损坏。
37.根据权利要求30所述的等离子体处理系统，其中，沿着所述电容通路设置的所述电容的所述电容值增大给定值，所述给定值是足以抵消沿着所述电容通路的电容的第一减小量的电容值，所述电容的第一减小量可归因于在所述处理过程中所述边缘环上的材料的增加。
全文摘要
一种用于在等离子体处理系统的等离子体处理室中处理多个衬底的方法。在处理期间，每个衬底都位于卡盘上且由边缘环围绕。该方法包括根据给定处理方案在等离子体处理室中处理多个衬底中的第一衬底。该方法进一步包括其后将沿着在等离子体处理室中的等离子体鞘层与卡盘之间穿过边缘环的电容通路的电容的电容值调节给定值。该方法还包括在调节之后，根据给定处理方案在离子体处理室中处理多个衬底中的第二衬底，其中执行的调节不需要更换边缘环。
文档编号H01J37/32GK1682344SQ03822314
公开日2005年10月12日 申请日期2003年9月16日 优先权日2002年9月18日
发明者罗伯特·J·斯蒂格 申请人:朗姆研究公司