SiC外延晶片及其制造方法
【专利摘要】本发明提供层积缺陷的面密度被减小的SiC外延晶片及其制造方法。那样的SiC外延晶片的制造方法，其特征在于，具有：确定具有偏离角的SiC单晶基板的存在于生长面的基底面位错（BPD）之中，在SiC单晶基板上形成的规定膜厚的SiC外延膜中成为层积缺陷的比率的工序；基于比率，确定使用的SiC单晶基板的生长面中BPD的面密度的上限的工序；以及使用上限以下的SiC单晶基板，以与在确定比率的工序中使用的外延膜的生长条件相同的条件，在SiC单晶基板上形成SiC外延膜的工序。
【专利说明】SiC外延晶片及其制造方法
【技术领域】
[0001]本发明涉及SiC外延晶片及其制造方法。
[0002]本申请基于2011年9月9日在日本提出的专利申请2011-197626号要求优先权，将其内容援引于本申请中。
【背景技术】
[0003]碳化娃(SiC)具有与娃(Si)相比绝缘破坏电场约大10倍、带隙也约大3倍等优异的特性，所以向功率器件、高温工作器件等的应用受到期待。
[0004]该SiC器件一般使用SiC外延晶片制作，该SiC外延晶片是在由采用升华再结晶法等生长的SiC的块状单晶加工而得到的SiC单晶基板上，通过化学气相生长法(ChemicalVapor Deposition:CVD)等生长成为器件的活性区域的SiC外延膜而成的。
[0005]已知在SiC单晶基板中存在很多晶体缺陷，该晶体缺陷向外延膜传播。由此，考虑了该传播的用于提高外延膜的品质的技术开发正在推进。
[0006]作为非破坏地检测SiC单晶基板和/或在其上形成了外延膜的SiC外延晶片内所包含的位错、层积缺陷等晶体缺陷的方法，已知X射线形貌法(非专利文献1、2)和光致发光法(专利文献I)。
[0007]已知在SiC单晶中，作为线状的晶体缺陷存在3种位错(贯通螺旋位错、贯通刃状位错、基底面位错)。贯通螺旋位错(Threading Screw Dislocation:TSD)是沿c轴方向传播的伯格斯矢量为〈0001〉或者其2倍的位错。另外，贯通刃状位错(Threading EdgeDislocation:TED)是沿c轴方向传播的伯格斯矢量为1/3〈11_20>的位错。此外，基底面位错(Basal Plane Dislocation:BPD)是存在于c面的伯格斯矢量为1/3〈11_20>的位错。
[0008]SiC外延膜一般是使SiC单晶基板从(0001)面(c面)向〈11-20〉方向以10°以内的偏离角倾斜而有意地提高了台阶密度的面为生长面，通过向台阶的横向的晶体生长(阶流生长)来形成的。
[0009]这样，因为将相对于c面具有偏离角的面设为生长面，所以存在于c面的基底面位错(BH))也会在生长面露出。另外，沿c轴方向延伸的贯通螺旋位错(TSD)以及贯通刃状位错(TED)也在生长面露出。
[0010]传播到外延膜的基底面位错(BPD)在外延膜中不稳定，容易分解为能量上有利的两个肖克利不全位错，在这两个肖克利不全位错之间产生层积缺陷。因为层积缺陷作为载流子的寿命抑制因数发挥作用，所以电流集中于层积缺陷不存在的区域从而电流流动的面积变小，其结果，使导通电阻增大。进而，在pn 二极管等双极性器件中，上述两个不全位错的一方具有Si作为晶核，另一方具有C作为晶核，只有具有Si晶核的不全位错因电子与空穴的再结合能量而移动，从而层积缺陷的面积扩大(非专利文献3)。
[0011]另外，已知外延膜中的胡萝卜缺陷(carrot defects)通过SiC单晶基板的基底面位错(BPD)与贯通螺旋位错(TSD)的相互作用而形成。
[0012]现有技术文献[0013]专利文献
[0014]专利文献1:日本特开2004-289023号公报
[0015]非专利文献
[0016]非专利文献I J.Crystal Growth, 271 (2004) I
[0017]非专利文献2:Mat.Sc1.Forum527_529 (2006) 23
[0018]非专利文献3:Η.Jacobson et al., J.Appl.Phys.95 (2004) 1485
【发明内容】
[0019]如上所述，已知存在于SiC单晶基板的生长面的基底面位错(BH))的一部分在SiC外延膜中成为层积缺陷。另外，已知胡萝卜缺陷通过SiC单晶基板的基底面位错(BPD)与贯通螺旋位错(TSD)的相互作用而形成。
[0020]但是，虽然在存在于SiC单晶基板的生长面的基底面位错之中，在SiC单晶基板上形成的SiC外延膜中成为层积缺陷的比率依赖于种种因素已为本领域专业人员所知，但是并不明确地知道该因素是什么样的因素、主要的因素是什么等。由此，实际上，使用何种程度的基底面位错(BH))的面密度的SiC单晶基板，在SiC外延膜形成何种程度的面密度的基底面位错(BPD)所引起的层积缺陷，即使是本领域技术人员也不能推测。对于胡萝卜缺陷也是同样的状况。
[0021]本
【发明者】们，发现了具有如下规则性:在以规定的外延膜的生长条件在规定的偏离角的SiC单晶基板上形成了规定膜厚的SiC外延膜的情况下，在该SiC外延膜中形成的基板的基底面位错(BPD)所引起的层积缺陷的面密度，与SiC单晶基板中的基底面位错(BPD)的面密度大致成比例。由此，在以规定的外延膜的生长条件使用规定的偏离角的SiC单晶基板形成规定膜厚的SiC外延膜的情况下，若在该SiC单晶基板的生长面的基底面位错(BPD)的面密度是已知的，则能够预测所形成的SiC外延膜中的基底面位错(BPD)所引起的层积缺陷的面密度，从而想到了本发明。
[0022]另外，对于胡萝卜缺陷，也发现了在基底面位错(BH))以及贯通螺旋位错(TSD)的密度高的情况下，SiC外延膜中的胡萝卜缺陷的面密度与SiC单晶基板中的基底面位错(BPD)的面密度相关。由此，在以规定的外延膜的生长条件使用规定的偏离角的SiC单晶基板形成规定膜厚的SiC外延膜的情况下，若在该SiC单晶基板的生长面的基底面位错(BH))以及贯通螺旋位错(TSD)的面密度是已知的，则能够预测所形成的SiC外延膜中的胡萝卜缺陷的面密度，从而想到了本发明。
[0023]本发明的目的，在于提供SiC外延膜中以SiC单晶基板的生长面的基底面位错为起源的层积缺陷的面密度被降低了的SiC外延晶片及其制造方法。
[0024]另外，本发明的目的在于提供SiC外延膜中胡萝卜缺陷的面密度被降低了的SiC外延晶片及其制造方法。
[0025]为了达成上述目的，本发明采用了以下的结构。
[0026](I) 一种SiC外延晶片的制造方法，所述SiC外延晶片在具有偏离角的SiC单晶基板上具备SiC外延层，所述制造方法的特征在于，具有:确定所述具有偏离角的SiC单晶基板的存在于生长面的基底面位错(BPD)之中，在所述SiC单晶基板上形成的规定I旲厚的SiC外延膜中成为层积缺陷的比例的工序；基于所述比率，确定使用的SiC单晶基板的生长面中BH)的面密度的上限的工序；以及使用所述上限以下的SiC单晶基板，以与在确定所述比例的工序中使用的外延膜的生长条件相同的条件，在所述SiC单晶基板上形成SiC外延膜的工序。
[0027](2)根据权利要求1所述的SiC外延晶片的制造方法，其特征在于，在确定所述比率时，通过X射线形貌或者光致发光中的任一种方法测定所述生长面的BH)的面密度、以及所述生长面的BH)所引起的所述SiC外延膜中的层积缺陷的面密度。
[0028](3)根据权利要求1或者2中的任一项所述的SiC外延晶片的制造方法，其特征在于，所述上限为1.0X IO3个/cm2以下。
[0029](4) 一种SiC外延晶片的制造方法，所述SiC外延晶片在具有偏离角的SiC单晶基板上具备SiC外延层，所述制造方法的特征在于，具有:确定所述具有偏离角的SiC单晶基板的存在于生长面的基底面位错(BPD)之中，在所述SiC单晶基板上形成的规定I旲厚的SiC外延膜中成为胡萝卜缺陷的比率的工序；基于所述比率，确定使用的SiC单晶基板的生长面中BH)和TSD的面密度的上限的工序；以及使用所述上限以下的SiC单晶基板，以与在确定所述比率的工序中使用的外延膜的生长条件相同的条件，在所述SiC单晶基板上形成SiC外延膜的工序。
[0030](5) —种SiC外延晶片，所述SiC外延晶片在具有偏离角的SiC单晶基板上具备SiC外延层，其特征在于，SiC外延膜中SiC单晶基板的BH)所引起的层积缺陷的面密度为
0.1个/cm2以下。
[0031]根据上述结构，能够提供层积缺陷的面密度被降低了的SiC外延晶片。另外，能够提供胡萝卜缺陷的面密度被降低了的SiC外延晶片。
【专利附图】
【附图说明】
[0032]图1是SiC单晶基板的形貌图像，(a)是基底面位错(BPD)密度为6.5X IO4个/cm2的像，(b)是基底面位错(BPD)密度为5.5X IO3个/cm2的像。
[0033]图2是使用了图1所示的SiC单晶基板的SiC外延晶片的PL(Photoluminescence)像，Ca)是层积缺陷(SF)密度为2.5X IO2个/cm2的像，(b)是9.2个/cm2的像。
[0034]图3是对于表I所示的数据，示出SiC单晶基板的基底面位错(BPD)密度与外延膜中的层积缺陷(SF)密度的相关性的图。
[0035]图4是SiC单晶基板的形貌图像，Ca)是基底面位错(BPD)密度为5.0X IO4个/cm2且贯通螺旋位错(TSD)密度为2.8 X IO4个/cm2的像，(b)是基底面位错(BPD)密度为
2.0XlO4个/cm2且贯通螺旋位错(TSD)密度为5.4 X IO3个/cm2的像。
[0036]图5是使用了图4所示的SiC单晶基板的SiC外延晶片的坎德拉像，Ca)是使用了图4 (a)所示的SiC单晶基板的像，(b)是使用了图4 (b)所示的SiC单晶基板的像。
[0037]图6是通过使用激光的光学式表面检查装置测定了 4°偏离角的SiC外延晶片的Si面的像，(a)是示出本发明的SiC外延晶片的像，(b)是示出以往的SiC外延晶片的像。
【具体实施方式】
[0038]以下，对应用了本发明的SiC外延晶片及其制造方法，使用附图详细地说明。
[0039][SiC外延晶片][0040]图1 (a)以及(b)示出通过X射线形貌法得到的SiC单晶基板的形貌图像。图1(a)以及(b)分别是基底面位错(BPD)的面密度为6.5X IO4个/cm2、5.5 X IO3个/cm2的像。
[0041]像中的箭头示出基底面位错(BH))的一部分。
[0042]〈X射线形貌测定〉
[0043]在本发明中，通过使用反射X射线形貌对来自碳化硅单晶晶片的X射线衍射光进行测定，能够检测晶片面内的晶体缺陷。通过使用反射X射线形貌，存在能够不并用蚀刻等破坏性手法而非破坏性地进行晶体缺陷的位置的检测这一优点。
[0044]作为本发明中所使用的X射线源，为了对晶体中的基底面位错、贯通刃状位错、贯通螺旋位错分离进行检测，使用了同步加速器放射光。本说明书所示的数据是使用了Spring-8的同步加速器放射光而得到的数据。
[0045]使用单色器将波长为1.54Λ的X射线作为入射光进行了反射X射线形貌的测定。
作为使X射线衍射时的衍射矢量(g-vector)，只要能够实现本发明的目的就不特别地限制，但通常对于4H-SiC晶体使用11-28或者1-108。 在本说明书中，示出使用了 11_28的形貌图像。
[0046]通过将X射线照射到样本上，并对从该样本反射而来的衍射光进行检测，能够得到形貌图像。对于该形貌图像的取得，为了获得为了判定缺陷种类足够的分辨率，使用高分辨率的X射线片、原子核照相板等记录介质。本次使用了原子核照相板。从该图像中，计数了基底面位错、贯通刃状位错以及贯通螺旋位错的数量。
[0047]图2 (a)以及(b)示出对于在图1 (a)以及(b)所示的SiC单晶基板形成了厚度IOym的SiC外延膜的SiC外延晶片，通过光致发光(PL)图像法得到的PL像。此外，图2Ca)以及(b)的SiC外延晶片是在相同制造批次中同时进行了成膜的外延晶片。
[0048]图2 (a)以及(b)分别是外延膜中的层积缺陷(SF)的面密度为2.5X IO2个/cm2、
9.2个/cm2的图。
[0049]图像中的箭头示出基底面位错(BH))的一部分或者层积缺陷(SF)的一部分。
[0050]在表1中，对于SiC单晶基板示出4个基底面位错(BH))的面密度、和在该BH)面密度的SiC单晶基板形成了厚度10 μ m的SiC外延膜的SiC外延晶片中外延膜中的层积缺陷的面密度。4个基底面位错(BH))的面密度，除了图1所示的SiC单晶基板的样本的情况之外，还是3.2 X IO4个/cm2以及3.0XlO2个/cm2的情况。
[0051][表 I]
[0052]
【权利要求】
1.一种SiC外延晶片的制造方法，所述SiC外延晶片在具有偏尚角的SiC单晶基板上具备SiC外延层，所述制造方法的特征在于，具有: 确定所述具有偏离角的SiC单晶基板的存在于生长面的基底面位错即BH)之中，在所述SiC单晶基板上形成的规定膜厚的SiC外延膜中成为层积缺陷的比率的工序； 基于所述比率，确定使用的SiC单晶基板的生长面中BH)的面密度的上限的工序；以及 使用所述上限以下的SiC单晶基板，以与在确定所述比率的工序中使用的外延膜的生长条件相同的条件，在所述SiC单晶基板上形成SiC外延膜的工序。
2.根据权利要求1所述的SiC外延晶片的制造方法，其特征在于，在确定所述比率时，通过X射线形貌或者光致发光中的任一种方法测定所述生长面中BH)的面密度、以及所述生长面的BH)所引起的所述SiC外延膜中的层积缺陷的面密度。
3.根据权利要求1或者2中的任一项所述的SiC外延晶片的制造方法，其特征在于，所述上限为1.0X IO3个/cm2以下。
4.一种SiC外延晶片的制造方法，所述SiC外延晶片在具有偏尚角的SiC单晶基板上具备SiC外延层，所述制造方法的特征在于，具有: 确定所述具有偏离角的SiC单晶基板的存在于生长面的基底面位错即BH)以及贯通螺旋位错即TSD之中，在所述SiC单晶基板上形成的规定膜厚的SiC外延膜中成为胡萝卜缺陷的比率的工序； 基于所述比率，确定使用的SiC单晶基板的生长面中BH)和TSD的面密度的上限的工序；以及 使用所述上限以下的SiC单晶基板，以与在确定所述比率的工序中使用的外延膜的生长条件相同的条件，在所述SiC单晶基板上形成SiC外延膜的工序。
5.一种SiC外延晶片，所述SiC外延晶片在具有偏离角的SiC单晶基板上具备SiC外延层，其特征在于，SiC外延膜中SiC单晶基板的BH)所引起的层积缺陷的面密度为0.1个/cm2以下。
【文档编号】C23C16/42GK103765559SQ201280042735
【公开日】2014年4月30日 申请日期:2012年9月4日 优先权日:2011年9月9日
【发明者】百濑贤治, 小田原道哉, 武藤大祐, 影岛庆明 申请人:昭和电工株式会社