专利名称：一种双层结构的微机电系统微磁执行器的制作方法
技术领域：
本发明涉及微机电系统(MEMS)微型执行器技术领域，尤其涉及一 种双层结构的MEMS微磁执行器的制作方法。
背景技术：
国内外利用微机电系统技术制作而成的微型执行器，由于原理的不同 而种类繁多，包括热执行器、静电执行器、电磁执行器、透磁合金执行器、 人工合成射流执行器、硅橡胶气球执行器等。
要制作出对流体千扰能力强的微执行器，关键要增加对执行器的驱动 力。各种微执行器中，利用热、静电原理的执行器驱动力小，使执行器产 生的偏移不能对流体造成显著影响，并且有些静电磁执行器由于应力和热 效应的原因，本身就产生了很大的形变，而人工射流、气球执行器工艺复 杂，难于实现。
发明内容
(一) 要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种双层结构的MEMS微磁 执行器的制作方法，以简化制作工艺，克服用于流体控制的微执行器驱动 力小的问题。
(二) 技术方案
为达到上述目的，本发明提供了一种双层结构的微机电系统微磁执行 器的制作方法，该方法包括
A、 在硅晶片背面淀积氮化硅薄膜;
B、 保护正面，背面光刻，刻蚀形成氮化硅薄膜窗口；
C、 在硅晶片正面淀积一层PSG薄膜，在PSG层上再淀积一层多晶硅
薄膜；
D、 在多晶硅薄膜上再淀积一层PSG，退火，对多晶硅薄膜进行磷掺
杂；
E、 去掉PSG，光刻，刻蚀形成执行器图形；
F、 正面淀积一层氮化硅薄膜，光刻，刻蚀形成接触孔；
G、 正面光刻，打底胶，电子束蒸发Cr/Au，剥离形成金属线圈以及 电极；
H、 腐蚀背面体硅，直到PSG层；
I、 在HF溶液中腐蚀PSG层，释放执行器。
上述方案中，步骤A中所述硅晶片为双表面抛光的晶向为(100)的 n型硅片，所述淀积采用低压化学气相沉积LPCVD方法进行，所述氮化 硅薄膜的厚度为1.5pm。
上述方案中，步骤B中所述保护正面采用光刻胶来保护正面，背面光 刻采用等离子体干法进行，刻蚀形成氮化硅薄膜窗口的尺寸为 1100,x900iam。
上述方案中，步骤C中所述淀积采用LPCVD方法进行，PSG薄膜的 厚度为2jiim，多晶硅薄膜的厚度为6000义，其中PSG中磷含量为6。/。。
上述方案中，步骤D中所述淀积采用LPCVD方法进行，PSG薄膜厚 度为5000义，退火温度为950。C，时间为1小时。
上述方案中，所述步骤E包括采用HF溶液去掉表面PSG，并采用 光刻胶做掩蔽干法刻蚀多晶硅形成执行器图形。
上述方案中，步骤F中所述淀积采用LPCVD方法进行，氮化硅薄膜 厚度为3000义，采用光刻胶做掩蔽干法刻蚀氮化硅形成接触孔。
上述方案中，步骤G中所述电子束蒸发的Cr的厚度为100i， Au的 厚度为4000^，剥离形成的金属线圈的宽度为lO)am，线圈的间隔为5pm。
上述方案中，步骤H中所述腐蚀背面体硅采用在质量比为30%的 KOH溶液中各向异性腐蚀。
上述方案中，该微磁执行器尺寸为300(imX30(^m，由位于一侧的2 个悬臂梁支撑，悬臂梁尺寸为200(imX24pm，多晶硅与金属线圈共同组 成电流回路，将通电的执行器放置在外部磁场中，执行器在磁场的作用下
将产生向外的偏移振动。
(三)有益效果 从上述技术方案可以看出，本发明具有以下有益效果-
1、 本发明制作的微型磁执行器，采用双层结构，由掺杂的多晶硅和 氮化硅组成，金属线圈位于执行器的平面上，执行器由位于一侧的2个悬臂 梁支撑，多晶硅与金属线圈共同组成电流回路。
2、 本发明利用磁力为推动力，大大增强了执行器偏移振动能力，能 够对流体施加显著影响，工艺简单，容易实现。
3、 将本发明制作的双层结构的MEMS微磁执行器通电后放置在外部 磁场中，执行器在磁场的作用下将产生向外的偏移振动，从而对流体施加 一定的作用来达到改变流体动力特性的目的。
图1为本发明提供的制作双层结构的MEMS微磁执行器的方法流程
图2为依照本发明实施例制作双层结构的MEMS微磁执行器的工艺 流程图；其中，l为硅，2为氮化硅，3为氧化硅，4为金属，5为光刻胶;
图3为依照本发明实施例制作的双层结构的MEMS微磁执行器的俯 视图。
具体实施例方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。
本发明提供的这种双层结构的MEMS微磁执行器，采用双层结构， 由掺杂的多晶硅和氮化硅组成,金属线圈位于执行器的平面上，执行器由位 于一侧的2个悬臂梁支撑，多晶硅与金属线圈共同组成电流回路。将本发 明制作的双层结构的MEMS微磁执行器通电后放置在外部磁场中，执行 器在磁场的作用下将产生向外的偏移振动，从而对流体施加一定的作用来 达到改变流体动力特性的目的。
6
如图1所示，图1为本发明提供的制作双层结构的MEMS微磁执行
器的方法流程图，该方法包括以下步骤
步骤101:在硅晶片背面淀积氮化硅薄膜；
步骤102:保护正面，背面光刻，刻蚀形成氮化硅薄膜窗口； 步骤103:在硅晶片正面淀积一层PSG薄膜，在PSG层上再淀积一 层多晶硅薄膜；
步骤104:在多晶硅薄膜上再淀积一层PSG，退火，对多晶硅薄膜进 行磷掺杂；
步骤105:去掉PSG，光刻，刻蚀形成执行器图形；
步骤106:正面淀积一层氮化硅薄膜，光刻，刻蚀形成接触孔；
步骤107:正面光刻，打底胶，电子束蒸发Cr/Au，剥离形成金属线 圈以及电极；
步骤108:腐蚀背面体硅，直到PSG层；
步骤109:在HF溶液中腐蚀PSG层，释放执行器。
上述步骤101中所述步骤A中所述硅晶片为双表面抛光的晶向为 (100)的n型硅片，所述淀积采用低压化学气相沉积LPCVD方法进行， 所述氮化硅薄膜的厚度为1.5pm。
上述步骤102中所述保护正面釆用光刻胶来保护正面，背面光刻采用 等离子体干法进行，刻蚀形成氮化硅薄膜窗口的尺寸为1100^imx900)Lim。
上述步骤103中所述淀积采用LPCVD方法进行，PSG薄膜的厚度为 2)imi，多晶硅薄膜的厚度为6000义，其中PSG中磷含量为6。/。。
上述步骤104中所述淀积采用LPCVD方法进行，PSG薄膜厚度为 5000义，退火温度为950。C，时间为1小时。
上述步骤105包括采用HF溶液去掉表面PSG，并采用光刻胶做掩 蔽干法刻蚀多晶硅形成执行器图形。
上述步骤106中所述淀积采用LPCVD方法进行，氮化硅薄膜厚度为 3000^ ，采用光刻胶做掩蔽干法刻蚀氮化硅形成接触孔。
上述步骤107中所述电子束蒸发的Cr的厚度为IOO义，Au的厚度为 4000义，剥离形成的金属线圈的宽度为10fim，线圈的间隔为5pm。
上述步骤108中所述腐蚀背面体硅采用在质量比为30X的KOH溶液
中各向异性腐蚀。
该微磁执行器尺寸为300|imX300|am，由位于一侧的2个悬臂梁支撑， 悬臂梁尺寸为200pmX24|^m，多晶硅与金属线圈共同组成电流回路，将 通电的执行器放置在外部磁场中，执行器在磁场的作用下将产生向外的偏 移振动。
基于图1所述的制作双层结构的MEMS微磁执行器的方法流程图， 以下结合具体的实施例对本发明制作双层结构的MEMS微磁执行器的方 法进一步详细说明。 实施例
如图2所示，图2为依照本发明实施例制作双层结构的MEMS微磁 执行器的工艺流程图。
步骤201:在双抛光n-type (100)硅晶片的下表面上采用低压化学气 相沉积(LPCVD)方法淀积厚度为1.5|am的氮化硅薄膜；与本对应的工 艺流程图如图2-l所示。
步骤202:采用光刻胶保护硅晶片的正面，采用等离子体干法对硅晶 片的背面进行光刻，刻蚀形成尺寸为1100^imx90(^m的氮化硅薄膜窗口； 与本对应的工艺流程图如图2-2所示。
步骤203:在硅晶片的正面采用LPCVD方法淀积厚度为2pm的PSG 薄膜，然后在PSG薄膜上采用LPCVD方法淀积厚度为6000义的多晶硅薄 膜；与本对应的工艺流程图如图2-3所示。
步骤204:在多晶硅薄膜上采用LPCVD方法淀积厚度为5000义的PSG 薄膜；与本对应的工艺流程图如图2-4所示。
步骤205:退火，对多晶硅薄膜进行磷掺杂；退火温度为950°C，时 间为1小时；与本对应的工艺流程图如图2-5所示。
步骤206:采用HF溶液去掉表面PSG，并采用光刻胶做掩蔽干法刻 蚀多晶硅形成执行器图形；与本对应的工艺流程图如图2-6所示。
步骤207:在硅晶片的正面采用LPCVD方法淀积厚度为3000丄的氮 化硅薄膜；与本对应的工艺流程图如图2-7所示。
步骤208:采用光刻胶做掩蔽干发刻蚀氮化硅薄膜形成接触孔；与本
对应的工艺流程图如图2-8所示。
步骤209:正面光刻，打底胶,电子束蒸发Cr/Au，其中Cr的厚度为 100义，Au的厚度为4000义，剥离形成金属线圈以及电极，金属线圈的宽 度为10pm，线圈的间隔为5jum;与本对应的工艺流程图如图2-9所示。
步骤210:采用crystalbond509胶保护正面，在质量比为30%的KOH 溶液中各向异性腐蚀背面体硅，直到PSG层；与本对应的工艺流程图如图 2-10所示。
步骤211:在HF溶液中腐蚀PSG层，释放执行器；与本对应的工艺 流程图如图2-ll所示。
采用上述步骤制作的双层结构的MEMS微磁执行器尺寸为300pmX 300pm，由位于一侧的2个悬臂梁支撑，悬臂梁尺寸为200pmX24)Lim，多 晶硅与金属线圈共同组成电流回路，将通电的执行器放置在外部磁场中， 执行器在磁场的作用下将产生向外的偏移振动。如图3所示，图3为依照 本发明实施例制作的双层结构的MEMS微磁执行器的俯视图。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行 了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而 已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1、一种双层结构的微机电系统微磁执行器的制作方法，其特征在于，该方法包括A、在硅晶片背面淀积氮化硅薄膜；B、保护正面，背面光刻，刻蚀形成氮化硅薄膜窗口；C、在硅晶片正面淀积一层PSG薄膜，在PSG层上再淀积一层多晶硅薄膜；D、在多晶硅薄膜上再淀积一层PSG，退火，对多晶硅薄膜进行磷掺杂；E、去掉PSG，光刻，刻蚀形成执行器图形；F、正面淀积一层氮化硅薄膜，光刻，刻蚀形成接触孔；G、正面光刻，打底胶，电子束蒸发Cr/Au，剥离形成金属线圈以及电极；H、腐蚀背面体硅，直到PSG层；I、在HF溶液中腐蚀PSG层，释放执行器。
2、 根据权利要求1所述的双层结构的微机电系统微磁执行器的制作 方法，其特征在于，步骤A中所述硅晶片为双表面抛光的晶向为(100) 的n型硅片，所述淀积采用低压化学气相沉积LPCVD方法进行，所述氮 化硅薄膜的厚度为1.5pm。
3、 根据权利要求1所述的双层结构的微机电系统微磁执行器的制作 方法，其特征在于，步骤B中所述保护正面采用光刻胶来保护正面，背面 光刻采用等离子体干法进行，刻蚀形成氮化硅薄膜窗口的尺寸为 1100拜x900pm。
4、 根据权利要求1所述的双层结构的微机电系统微磁执行器的制作 方法，其特征在于，步骤C中所述淀积采用LPCVD方法进行，PSG薄膜 的厚度为2^m，多晶硅薄膜的厚度为6000义，其中PSG中磷含量为6%。
5、 根据权利要求1所述的双层结构的微机电系统微磁执行器的制作 方法，其特征在于，步骤D中所述淀积采用LPCVD方法进行，PSG薄膜 厚度为5000义，退火温度为950°C，时间为1小时。
6、 根据权利要求1所述的双层结构的微机电系统微磁执行器的制作 方法，其特征在于，所述步骤E包括采用HF溶液去掉表面PSG，并采用光刻胶做掩蔽干法刻蚀多晶硅形成执行器图形。
7、 根据权利要求1所述的双层结构的微机电系统微磁执行器的制作 方法，其特征在于，步骤F中所述淀积采用LPCVD方法进行，氮化硅薄 膜厚度为3000义，采用光刻胶做掩蔽干法刻蚀氮化硅形成接触孔。
8、 根据权利要求1所述的双层结构的微机电系统微磁执行器的制作 方法，其特征在于，步骤G中所述电子束蒸发的Cr的厚度为100义，An 的厚度为4000义，剥离形成的金属线圈的宽度为10pm，线圈的间隔为
9、 根据权利要求1所述的双层结构的微机电系统微磁执行器的制作 方法，其特征在于，步骤H中所述腐蚀背面体硅采用在质量比为30%的 KOH溶液中各向异性腐蚀。
10、 根据权利要求1所述的双层结构的微机电系统微磁执行器的制作 方法，其特征在于，该微磁执行器尺寸为300(imX30(Him，由位于一侧的 2个悬臂梁支撑，悬臂梁尺寸为20(^mX24^im，多晶硅与金属线圈共同组 成电流回路，将通电的执行器放置在外部磁场中，执行器在磁场的作用下 将产生向外的偏移振动。
全文摘要
本发明涉及微机电系统微型执行器技术领域，公开了一种双层结构的微机电系统微磁执行器的制作方法，该方法包括A.在硅晶片背面淀积氮化硅薄膜；B.保护正面，背面光刻，刻蚀形成氮化硅薄膜窗口；C.在硅晶片正面淀积一层PSG薄膜，在PSG层上再淀积一层多晶硅薄膜；D.在多晶硅薄膜上再淀积一层PSG，退火，对多晶硅薄膜进行磷掺杂；E.去掉PSG，光刻，刻蚀形成执行器图形；F.正面淀积一层氮化硅薄膜，光刻，刻蚀形成接触孔；G.正面光刻，打底胶，电子束蒸发Cr/Au，剥离形成金属线圈以及电极；H.腐蚀背面体硅，直到PSG层；I.在HF溶液中腐蚀PSG层，释放执行器。本发明简化了制作工艺，克服了用于流体控制的微执行器驱动力小的问题。
文档编号B81C1/00GK101376491SQ20071012107
公开日2009年3月4日 申请日期2007年8月29日 优先权日2007年8月29日
发明者叶甜春, 亮 易, 景玉鹏, 毅 欧, 陈大鹏 申请人:中国科学院微电子研究所