悬浮微机电结构制造方法

文档序号:5266688阅读:207来源:国知局
专利名称:悬浮微机电结构制造方法
技术领域
本发明涉及一种微机电制造方法,特别是指一种悬浮微机电结构制造 方法。
背景技术
现代的半导体微机电系统包含各种不同的半导体微型结构,例如不 可动的探针、流道、孔穴结构,或是一些可动的弹簧、连杆、齿轮等结构。 将上述不同的结构和相关的半导体电路相互整合,即可构成各种不同的半 导体应用。通过制造方法提升微机械结构的功能可以提高半导体微机电系 统的性能。
目前制作微机电传感器及致动器系统经常需要在硅基底上制作悬浮 式结构, 一般采用先进的半导体技术。例如高深宽比干蚀刻和牺牲层去
除等专用的微机电作业。已有技术如美国专利6458615B1所述,在硅基底 上表面形成至少一个内具微机电结构的绝缘层,并且接着从上表面逐层蚀 刻,经过微机电结构侧缘后,再进行等向性硅基底干蚀刻,形成悬浮微机 电结构。
上述己有技术虽然能够制作悬浮微机电结构,但是却会产生下列几项
缺陷其一,已有技术采用非等向性化学蚀刻方式,利用化学反应的方式
移除绝缘层,但是由于经过微机电结构侧缘后,仍要再进行等向性化学蚀 刻将硅基底大量蚀刻,会发生严重的侧蚀现象。其二,在这种已有技术制程中,微机电结构一开始就曝露在制程之中,长时间多层制程之后,经常 会有微机电结构受到污染、损伤,造成良品率过低。第三,此种已有技术 在蚀刻完成之后,微机电结构已能悬浮运作,但是仍要以特殊机械将该微 机电结构表面封装阻绝空气,但是由于该微机电结构必须确保悬浮状态, 一般是利用特殊模具罩设于产品表面,再精密制作不碰触悬浮微机电结构 的封装护膜,增加了成本和制造的复杂程度,且无法与一般集成电路的封 装整合。
为了改进上述已有技术中存在的问题,美国专利6712983B2专利提出 了使用离子蚀刻技术,这种技术虽然能大幅降低侧蚀现象,但是由于其同 样是由上而下逐层进行蚀刻,且最后一次的硅基底大量蚀刻工作必须运用 横向蚀刻技术,这种改进的已有技术仍然过于麻烦复杂,而且通过微机电 结构进行大量蚀刻及横向蚀刻仍会有侧蚀现象,并且未能解决微机电结构 曝露、不易后制封装的问题。

发明内容
本发明要解决的技术问题是提供一种悬浮微机电结构制造方 法,它能有效避免侧蚀、降低微机电结构曝露、降低损伤机率及减少封 装成本,而且能够自由的调整微机电结构的厚度,以达成原先设计的微型 结构重量。
为解决上述技术问题,本发明悬浮微机电结构制造方法包括以下步 骤第一步,在硅基底上表面形成至少一层内部具有金属微机电结构的绝 缘层,该微机电结构包含彼此独立的至少一个微结构与至少一个金属牺牲 结构,且该金属牺牲结构内具有金属层及连接各金属层的金属插销层;第二步,在绝缘层的上表面制作至少一层阻绝层;第三步,在硅基底下表面
制作至少一层蚀刻阻绝层;第四步,从硅基底下表面进行蚀刻,形成相应
微机电结构内悬浮微结构的空间;第五步,对金属牺牲结构进行蚀刻,形 成悬浮微机电结构的空间,形成悬浮微机电结构。
本发明还可以在在第五步形成悬浮微结构的空间之后,从硅基底下面 再次进行绝缘层蚀刻,使该悬浮微结构与其周围金属层外露。
且所述的金属微机电结构包含彼此独立的至少一个微结构与由数个 金属层、数个金属插销层组成的金属牺牲结构,且该微结构被绝缘层包围 覆盖,除硅基底面之外的各个侧面都设有金属插销层,而微结构与各金属 牺牲结构的金属层间都具有前述金属插销层。
本发明另一种技术方案包括以下步骤第一步,在硅基底上表面形成
至少一层内部具有金属微机电结构的绝缘层,该金属微机电结构包含彼此 独立的至少一个微结构与至少一个金属牺牲结构,该金属牺牲结构内部具 有金属层及连接各金属层的金属插销层,且最外侧的金属层部份外露于绝
缘层表面;第二步,在绝缘层的上表面制作一层阻绝层,且该阻绝层不覆 盖金属牺牲结构的外露金属层;第三步,在金属牺牲结构的外露金属层表 面直接制作一层进行预设导通的导体保护层;第四步,从硅基底之下表面 进行蚀刻,形成相应微机电结构内悬浮微结构的空间;第五步,对金属牺 牲结构进行蚀刻,形成悬浮微机电结构的空间,形成悬浮微机电结构。第 三步中的导体保护层以金属牺牲结构外露表面作为电镀基体。
本发明还可以在第五步形成悬浮微结构的空间之后增加一个步骤,再 次进行绝缘层蚀刻,使该悬浮微结构与金属牺牲结构外露。并且所述的金属微机电结构包含彼此独立的至少一个微结构与数个 金属牺牲结构,该微结构被绝缘层包围覆盖,且除硅基底面之外的各侧面 都设有金属插销层,而微结构与各金属牺牲结构之间都具有前述金属插销 层。
本发明在进行微机电结构悬浮蚀刻时,其周围仍能受绝缘层保护,且 可减少微机电结构的蚀刻制程时间、侧壁的蚀刻量降低,并能减少残留细 微结构的机率。


下面结合附图与具体实施方式
对本发明作进一步详细的说

图1至图5为本发明第一实施例方法步骤示意图; 图6至图9为本发明第二实施例方法步骤示意图; 图IO为本发明第一实施例方法流程示意图; 图11为本发明第二实施例方法流程示意图。
其中,硅基底为10,空间为101,上表面为11,下背面为
12,绝缘层为20,微机电结构为21,微结构为211,金属牺牲 结构为212,金属插销层为213,金属层为214,阻绝层为30, 蚀刻阻绝层为50,空间为A,导体保护层为60。
具体实施例方式
如图10以及图1至图5所述本发明第一个实施例的悬浮微 机电结构制造方法的详细说明如下
如图1所示,首先在硅基底10的上表面11形成内部具有微机电结构21的绝缘层20,该微机电结构21包含彼此独立的至 少一个微结构211与数个金属牺牲结构212,该金属牺牲结构212 内具有金属层214及连接各金属层214的金属插销层213,该微 结构211被绝缘层20包覆,而在微结构211与各金属牺牲结构 212之金属层214间皆具金属插销层213。
如图2所示,于绝缘层20的上表面制作一层阻绝层30。
如图3所示,在硅基底10的下背面12制作一层蚀刻阻绝层 50,且蚀刻阻绝层50的开口 51相应该微机电结构21;并从硅 基底10的下背面12进行深反应离子蚀刻或湿蚀刻,且在硅基底 10定向形成相应该微机电结构21的空间101,该空间101到达 该绝缘层20及金属牺牲结构212。
如图4所示,从硅基底10的空间101利用蚀刻技术进行绝 缘层20的金属牺牲结构212蚀刻,并将该微结构211各个侧面 的金属牺牲结构212去除,并且完成微机电结构21的微结构211 悬浮所需的空间A,悬浮空间A同时也成为金属牺牲结构212 相对该结构211的间隔,并且此时微结构211表面仍然受到绝缘 层20的包覆,微机电结构21的微结构211悬浮时仍保持良好, 不会受到侵蚀,同时去除蚀刻阻绝层50。
如第5图所示,若微机电结构21必须外露于悬浮空间A或 为了清除细微残留结构,还可以再次蚀刻绝缘层20,让微结构 211与金属牺牲结构212外露于悬浮空间A,加强感应效果,并 且最后的蚀刻步骤能清除原本蚀刻残留的细微结构。本发明利用从硅基底IO的下表面12进行深反应离子蚀刻或 湿蚀刻的技术,可让经过曝露微机电结构21的蚀刻减少、蚀刻 量降低,且配合干式的离子蚀刻技术,能有效避免微机电结构 21的微结构211与金属牺牲结构212部位出现侧蚀。
利用从硅基底10之下背面12依序进行蚀刻,该绝缘层20 内的微结构211与金属牺牲结构212从制程开始到悬浮空间A完 成时,上方都保有阻绝层40,有效避免微机电结构21曝露在外、 降低受到损伤的机率,并能有效减少封装成本。并且因绝缘层 21上的阻绝层40可以直接作为封装,本发明还能够直接去除以 往复杂、高成本的后制封装作业,降低成本。
如图11以及图6至图9所示,本发明第二实施例的详细说 明如下
如图6所示,首先在硅基底IO上表面11形成至少一层内部 具微机电结构21的绝缘层20,微机电结构21包含彼此独立的 至少一个微结构211与由数个金属层214、数个金属插销层213 组成的金属牺牲结构212,预设悬浮的微结构211被绝缘层20 包覆,且在微结构211与各金属牺牲结构212的金属层214之间 都具金属插销层213,而金属牺牲结构212最外侧的金属层214 部份外露未被绝缘层20覆盖,而未外露金属层214的绝缘层20 表面制作有阻绝层40。
如图7所示,在金属牺牲结构212的金属层214外露表面直 接电镀一层导体保护层60,此导体保护层60可以保护预设悬浮的微结构211。且金属牺牲结构212之金属层214外露表面直接 电镀一导体保护层60,此导体保护层60符合一般标准芯片结构 的导通制程,可以直接作为电路的电性通连部份, 一并完成封装 作业。导体保护层60也可通过一般标准芯片结构进行电性导通, 而且一并保护内部的金属牺牲结构212,完全不会影响原本微机 电结构的设计。
如第8图所示,接着在硅基底IO下表面12进行离子蚀刻或 湿蚀刻,且于硅基底IO定向形成相应微机电结构21的空间101, 该空间101到达声绝缘层20及金属牺牲结构212。在硅基底10 下表面12进行离子蚀刻或湿蚀刻,可让经过曝露微机电结构21 的蚀刻减少、蚀刻量降低,有效避免微机电结构21的微结构211 与金属牺牲结构212部位出现侧蚀。
如图9所示,从硅基底10的空间101利用蚀刻技术进行绝 缘层20的金属牺牲结构212蚀刻,且将该微结构211各个侧面 的金属插销层213去除,并且完成微机电结构21的微结构211 悬浮所需的空间A,空间A同时也成为金属牺牲结构212相对悬 浮微结构211的作用空间,且此时该微结构211表面仍然受到绝 缘层20的包覆,且微机电结构21上方有阻绝层40及导体保护 层60的密封,因此微机电结构21的悬浮微结构211能够保持良 好,不会受到侵蚀,降低微机电曝露、损伤的机率,有能效减少 封装成本。
本发明悬浮微机电结构制造方法可以有效避免微结构与其周围的不当侵蚀,而且降低微机电结构曝露机率,同时能与一般 集成电路封装整合减少最后封装成本。
权利要求
1、一种悬浮微机电结构制造方法,其特征在于,包括以下步骤第一步,在硅基底上表面形成至少一层内部具有金属微机电结构的绝缘层,该微机电结构包含彼此独立的至少一个微结构与至少一个金属牺牲结构,且该金属牺牲结构内具有金属层及连接各金属层的金属插销层;第二步,在绝缘层的上表面制作至少一层阻绝层;第三步,在硅基底下表面制作至少一层蚀刻阻绝层;第四步,从硅基底下表面进行蚀刻,形成相应微机电结构内悬浮微结构的空间;第五步,对金属牺牲结构进行蚀刻,形成悬浮微机电结构的空间,形成悬浮微机电结构。
2、根据权利要求1所述的悬浮微机电结构制造方法,其特征在于 在第五步形成悬浮微结构的空间之后,从硅基底下面再次进行绝缘层蚀 刻,使该悬浮微结构与其周围金属层外露。
3、 根据权利要求1所述的悬浮微机电结构制造方法,其特征在于 所述的金属微机电结构包含彼此独立的至少一个微结构与由数个金属层、 数个金属插销层组成的金属牺牲结构,且该微结构被绝缘层包围覆盖,除 硅基底面之外的各个侧面都设有金属插销层,而微结构与各金属牺牲结构 的金属层间都具有前述金属插销层。
4、 一种悬浮微机电结构制造方法,其特征在于,包括以下步骤 第一步,在硅基底上表面形成至少一层内部具有金属微机电结构的绝缘层,该金属微机电结构包含彼此独立的至少一个微结构与至少一个金属牺牲结构,该金属牺牲结构内部具有金属层及连接各金属层的金属插销 层,且最外侧的金属层部份外露于绝缘层表面;第二步,在绝缘层的上表面制作一层阻绝层,且该阻绝层不覆盖金属 牺牲结构的外露金属层;第三步,在金属牺牲结构的外露金属层表面直接制作一层进行预设导 通的导体保护层;第四步,从硅基底之下表面进行蚀刻,形成相应微机电结构内悬浮微 结构的空间;第五步,对金属牺牲结构进行蚀刻,形成悬浮微机电结构的空间,形 成悬浮微^L电结构。
5、 根据权利要求4所述的悬浮微机电结构制造方法,其特征在于 在第五步形成悬浮微结构的空间之后,从硅基底下面再次进行绝缘层蚀 刻,使该悬浮微结构与其周围金属层外露。
6、 根据权利要求4所述的悬浮微机电结构制造方法,其特征在于 所述的金属微机电结构包含彼此独立的至少一个微结构与数个金属牺牲 结构,该微结构被绝缘层包围覆盖,且除硅基底面之外的各侧面都设有金 属插销层,而微结构与各金属牺牲结构之间都具有前述金属插销层。
7、 根据权利要求4所述的悬浮微机电结构制造方法,其特征在于 第三步中的导体保护层以金属牺牲结构外露表面作为电镀基体直接电镀 于金属牺牲结构上。
全文摘要
本发明公开了一种悬浮微机电结构制造方法,包括以下步骤首先,在硅基底上表面形成至少一层内部具有金属微机电结构的绝缘层,该微机电结构包含彼此独立的至少一个微结构与至少一个金属牺牲结构,且该金属牺牲结构内具有金属层及连接各金属层的金属插销层;其次,在绝缘层的上表面制作至少一层阻绝层;再次,在硅基底下表面制作至少一层蚀刻阻绝层;第四步,从硅基底下表面进行蚀刻,形成相应微机电结构内悬浮微结构的空间;最后,对金属牺牲结构进行蚀刻,形成微机电结构的悬浮。本发明能有效避免悬浮微机电结构及其周围绝缘层的不当侵蚀,降低悬浮微机电结构曝露率,能与一般集成电路封装整合减少最后封装成本。
文档编号B81C1/00GK101434376SQ200710186418
公开日2009年5月20日 申请日期2007年11月16日 优先权日2007年11月16日
发明者刘政谚, 叶力垦, 李升鸿, 陈晓翔 申请人:微智半导体股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1