专利名称：微纳机电器件中纳米间隙的制作方法
技术领域：
本发明涉及微纳机电系统领域，特别涉及微纳机电器件中纳米间隙的制作方法。
背景技术：
目前，微机电系统，例如加速度计、谐振器、陀螺仪已经广泛的应用到各种电子产品中，而静电驱动读出又是微机电系统最常见的换能方式。静电驱动结构简单，检测方式成熟，但静电驱动结构微机电系统的等效输入输出阻抗高，在与IC集成的过程中需要加入额外的阻抗匹配电路。减小微机电系统的电容间隙不仅可以降低输入输出阻抗，同时能提高器件的灵敏度，在微机电系统里采用纳米间隙电容已经成为趋势。 例如，可将纳米间隙制备方法用于电容驱动和传感的平面电容式谐振器的制备，谐振器利用换能方式工作，驱动电极加交流信号，在谐振体上加直流偏置，则传感电极输出一个交流电流信号。在交流信号和直流偏置的共同作用下，传感和驱动电极信号通过电容耦合到谐振体，在谐振体上施加静电力，当输入信号频率与谐振频率一致时发生共振。谐振信号通过谐振子和多晶硅输出电极间的电容耦合到输出电极上，驱动力和输出电流信号可分别表示为
1 3C1
FDnVe = 5 (rDC — v。e )2 i (i) u=^CT^r (2) 其中VDC、 va。分别为直流偏压和交流电压信号，C为电容。当减小驱动传感电极与谐振体的间隙时，相同的驱动信号将产生更大的驱动力FMre，谐振体相同的位移会产生更大的输出电流i。ut 谐振器的等效运动阻抗Rm^ dVU其中d电容极板间隙，Q是品质因子。显然谐振器的动态特性依赖于谐振器的电容极板间隙d，显然减小谐振器的电容极板间隙在减小谐振体等效运动阻抗方面起着重要作用。 常见的制造微机电系统的电容间隙的方式为光刻图形并高深宽比刻蚀，常规的光刻图形的宽度受到光刻胶材料、光刻板掩膜、光刻机等诸多因素的影响，一般无法做到亚微米量级。亚微米量级的电容一般采用牺牲层或聚焦离子束刻蚀的方式制造，聚焦离子束的成本高昂，无法大规模生产，目前报道的大多数都采用牺牲层的方式。 在纳隙电容的研究中，Siavash， M. Koskenvuori等人是采用自对准的方式制备纟内米间隙(Pourkamali， S. ;Ayazi， F. ， 〃 High frequency capacitivemicromechanical resonators withreduced motional resistance using the HARPSStechnology, 〃 Silicon Monolithic IntegratedCircuits in RF Systems,2004. Digestof Papers. 2004 Topical Meeting on， vol. ， no. ， pp. 147-150， 8-10 S印t. 2004)，即在器件结构定义完成后，生长纳米厚度的氧化层，再回刻氧化层，这样谐振体侧壁的氧化层被保留下来。这层氧化层将作为牺牲层，在最后的氢氟酸腐蚀释放结构时被腐蚀掉，这样在传感/驱动电极与器件中间就留下宽度为氧化层厚度的空气间隙。 自对准方式在减小电容极板间隙的同时，面临着厚的器件结构有效释放问题，同 时在结构因应力发生形变时容易出现驱动/传感电极与可动结构发生电互联的问题，且制 备工艺复杂。所以，需要提供一种加工方式更为简单，成品率更高的制备纳米间隙的方法。
发明内容
本发明的目的是提供一种应用于微纳机电器件制备的纳米间隙制作方法，要求该
方法制作成本低，工艺简单可靠，而且容易调整纳米间隙的位置和宽度。 为实现上述目的，本发明采用如下技术方案 —种微纳机电器件中纳米间隙的制作方法，包括如下步骤 1)在硅基材上生长或淀积第一硬介质膜，光刻定义纳米间隙的位置，通过刻蚀或
湿法腐蚀去除部分第一硬介质膜，形成位于纳米间隙一侧的第一半硬掩膜； 2)在硅基材和第一半硬掩膜上淀积多晶硅，多晶硅层的厚度决定了纳米间隙的宽
度； 3)在多晶硅层上淀积第二硬介质膜，并化学机械抛光第二硬介质膜至多晶硅界 面，形成位于纳米间隙另一侧的第二半硬掩膜； 4)各向异性刻蚀硅，刻蚀沿着夹在第一半硬掩膜和第二半硬掩膜间的多晶硅侧壁 进行，直至刻蚀硅基材至所需深度，形成纳米间隙。 上述方法利用了各向异性刻蚀对硅和硬掩膜的刻蚀选择比，刻蚀选择比越高，所 需要的硬掩膜厚度越小，也越容易形成所需深度的纳米间隙。 一般要求硅和硬掩膜的刻蚀 选择比大于等于10。对于所需硬掩膜的厚度，本领域技术人员根据纳米间隙的深度和硬掩 膜的材料，经过简单的理论计算和有限次的预实验就能确定。 上述第一硬介质膜和第二硬介质膜可以是相同或不同的材料，通常第一硬介质膜 材料可以是氧化硅或氮化硅，第二硬介质膜材料可以是氧化硅。在上述步骤l)中可以通过 热氧化或淀积的方式形成氧化硅层，光刻定义图形后反应离子刻蚀(RIE)或氢氟酸(BHF) 腐蚀去除多余的氧化硅；也可以是淀积氮化硅，光刻定义图形后反应离子刻蚀氮化硅层。
上述方法中，步骤2)用低压化学气相沉积法(LPCVD)淀积多晶硅；步骤1)和3) 中淀积硬介质的方法也一般是低压化学气相沉积法。 本发明采用具有纳米间隙的硬掩膜在硅基材上制作纳米间隙，克服了采用牺牲层 工艺制备纳米间隙面临的释放困难、可靠性差、工艺复杂的问题。本发明提出的纳米间隙制 作工艺简单，间隙采用干法各向异性刻蚀的方式加工完成，避免了湿法腐蚀中液体的表面 张力造成器件与驱动粘附的问题，释放时间更容易控制，加工过程不会对器件的其他材料 造成腐蚀等其他不利影响。本制造工艺可应用于多种微纳机电器件的制备，例如纳隙电容 式谐振器，提高器件的可靠性，同时降低成本。
图l(a)-(e)为本发明实施例制作纳米间隙的工艺流程示意图，其中(a)是形成 第一半硬掩膜步骤；(b)是淀积多晶硅步骤；(C)是淀积第二硬介质膜步骤；(d)是化学机 械抛光形成第二半硬掩膜步骤；(e)是各向异性刻蚀获得纳米间隙步骤。
具体实施例方式
下面结合附图，通过实施例进一步详细描述本发明的方法，但不以任何方式限制 本发明的范围。 实施例1、在硅衬底中制作纳米间隙
图1所示的工艺流程图具体步骤如下 1)在硅衬底1上热氧化或LPCVD厚度为500nm氧化硅层，光刻定义纳米间隙的位
置，并RIE刻蚀该氧化硅层形成位于纳米间隙一侧的第一半硬掩膜2，如图1(a)所示，在该
实施例中定义了两个纳米间隙的位置，分别位于第一半硬掩膜2的两侧； 2) LPCVD淀积多晶硅100nm，这层多晶硅位于第一半硬掩膜2两侧的侧壁将作为刻
蚀硅衬底的中间层，多晶硅3的厚度决定了间隙宽度，见图l(b); 3) LPCVD淀积厚的氧化硅1 P m，如图1 (c); 4)化学机械抛光氧化硅500nm至多晶硅3界面，这样步骤3)淀积的氧化硅形成纳 米间隙另一侧的第二半硬掩膜4，如图1(d); 4)ASE各向异性刻蚀硅，由于ASE刻蚀对单晶硅(或多晶硅)和氧化硅有很好的刻 蚀选择比，这样刻蚀将沿着多晶硅3侧壁进行，刻蚀完多晶硅3侧壁后形成具有纳米宽度间 隙的氧化硅掩膜(包括第一半硬掩膜2和第二半硬掩膜4)，继续各向异性刻蚀硅衬底1，得 到纳米间隙5，如图l(e)。
权利要求
一种微纳机电器件中纳米间隙的制作方法，包括如下步骤1)在硅基材上生长或淀积第一硬介质膜，光刻定义纳米间隙的位置，通过刻蚀或湿法腐蚀去除部分第一硬介质膜，形成位于纳米间隙一侧的第一半硬掩膜；2)在硅基材和第一半硬掩膜上淀积多晶硅，多晶硅层的厚度决定了纳米间隙的宽度；3)在多晶硅层上淀积第二硬介质膜，并化学机械抛光第二硬介质膜至多晶硅界面，形成位于纳米间隙另一侧的第二半硬掩膜；4)各向异性刻蚀硅，刻蚀沿着夹在第一和第二半硬掩膜间的多晶硅侧壁进行，直至刻蚀硅基材至所需深度，形成纳米间隙。
2. 如权利要求1所述的制作方法，其特征在于，所述第一硬介质膜材料是氧化硅或氮化硅，第二硬介质膜材料是氧化硅。
3. 如权利要求2所述的制作方法，其特征在于，所述步骤1)通过热氧化或低压化学气相沉积形成氧化硅层，光刻定义纳米间隙的位置后通过反应离子刻蚀或氢氟酸腐蚀去除多余的氧化硅。
4. 如权利要求2所述的制作方法，其特征在于，所述步骤1)低压化学气相沉积法淀积氮化硅，光刻定义纳米间隙的位置后通过反应离子刻蚀去除多余的氮化硅。
5. 如权利要求1或2所述的制作方法，其特征在于，所述步骤2)用低压化学气相沉积法淀积多晶硅。
6. 如权利要求1或2所述的制作方法，其特征在于，所述步骤3)用低压化学气相沉积法淀积第二硬介质膜。
全文摘要
本发明公开了一种微纳机电器件中纳米间隙的制作方法。该方法首先在硅基材上形成一半硬掩膜图形，然后淀积纳米厚度的多晶硅，在第一半硬掩膜侧面形成多晶硅侧壁，再在多晶硅侧壁的另一侧形成第二半硬掩膜，最后利用各向异性刻蚀对硅和硬掩膜的高刻蚀选择比刻蚀硅，刻蚀沿着夹在第一和第二半硬掩膜间的多晶硅侧壁进行，直至刻蚀硅基材至所需深度，形成纳米间隙。本发明提出的纳米间隙制作工艺简单、可靠，可应用于多种微纳机电器件的制备，例如纳隙电容式谐振器的制备。
文档编号B82B3/00GK101767766SQ20101010387
公开日2010年7月7日 申请日期2010年1月29日 优先权日2010年1月29日
发明者于晓梅, 刘毅, 李博翰 申请人:北京大学