Mems封闭腔体的制作方法
【专利摘要】本发明提供了一种MEMS封闭腔体的制作方法，包括：在半导体衬底上形成牺牲氧化层，并进行刻蚀形成腔体的边界图形；沉积腔体停止层，然后进行刻蚀形成腔体刻蚀孔阵列；通过所述腔体刻蚀孔阵列刻蚀所述牺牲氧化层及半导体衬底形成腔体；填充所述腔体刻蚀孔阵列，形成封闭腔体。通过在形成有牺牲氧化层的半导体衬底上沉积腔体停止层，再通过在腔体停止层上形成腔体刻蚀孔阵列用以刻蚀牺牲氧化层与半导体衬底形成腔体，在一定程度上大幅缩小腔体所能达到的最小尺寸、以及缩小了顶层介质层所能达到的最小厚度，同时省去硅片键合工艺，避免了造成界面孔洞等问题，提高了器件的可靠性。
【专利说明】MEMS封闭腔体的制作方法
【技术领域】
[0001]本发明涉及微机电系统【技术领域】，特别涉及一种MEMS封闭腔体的制作方法。
【背景技术】
[0002]目前，作为可以使半导体装置高性能化的半导体衬底，SOI(Silicon onInsulator，绝缘体上硅)受到广泛重视，SOI是一种常规的单晶硅片内埋置一层起绝缘作用的二氧化硅而形成的新型半导体硅材料，包括硅衬底、绝缘层和顶部硅层。现有技术中，制造SOI材料的方法主要有:
[0003]离子注入技术:采用离子注入氧的原理，把氧离子注入到硅片表面下，通过退火处理形成一层埋层氧化层，从而在绝缘硅衬底上获得一层顶部硅层。这种方法获得的硅薄膜均匀性好，但离子注入造成的损伤和缺陷难以消除。
[0004]硅硅键合减薄抛光技术:将一个硅片氧化，然后与另一硅片键合，再进行高温退火处理，使两硅片通过硅氧键牢固地键合在一起，然后将一硅片减薄、抛光，获得所要求的顶部硅层。这种方法的优点在于硅薄膜晶格完整性好，完全达到体硅水平，薄膜厚度可以根据需要随意控制；缺点是薄膜的均匀性和界面缺陷难以控制，目前通过改进键合技术和提高减薄、抛光技术减少缺陷，是生产中常用的SOI制造技术。
[0005]智能剥离技术:采用高能离子注入把氢离子注入硅片中，然后与氧化后的硅片进行硅硅键合，高温退火，氢片自动从氢区域剥离开来，在绝缘硅衬底得到一层顶部硅层。但是硅薄膜表面受氢的分布影响，表面比较粗糙，需要进行抛光处理。
[0006]在微电子机械系统(MEMS)中，利用集成电路工艺技术与微机械精密技术结合的方法，获得MEMS可动部件，就需要在有腔体的绝缘硅衬底上制作顶部硅层，形成埋层腔体型SOI结构(Cavity-Silicon on Insulator, CSOI )。CSOI采用上述娃娃键合减薄抛光技术来进行制作，其制作的主要步骤包括:氧化、刻蚀、键合、减薄、抛光五个过程。将一个硅片氧化，另一个硅片刻蚀出腔体图形，两个硅片进行键合，再进行高温退火处理，使两硅片通过硅氧键牢固地键合在一起，然后将一硅片减薄、抛光，获得所要求的埋层腔体型SOI结构。
[0007]随着MEMS技术的发展，CSOI的应用越来越普遍，但随之一系列的技术挑战接踵而至，例如:CS0I制作需要对一硅片进行减薄、抛光，造成制作成本过高，并且需要委外加工，加工周期长，工艺过程不受控；硅片上由于有腔体图形，硅硅键合的面积减小，牢固程度降低，甚至局部地方出现界面孔洞等。这些问题都对器件的可靠性造成不可预估的影响
【发明内容】
[0008]本发明的目的在于提供一种MEMS封闭腔体的制作方法，不需要使用硅片键合工艺，解决现有技术中CSOI制作造成的成本过高、加工周期长、以及娃娃键合容易造成的界面孔洞等问题。
[0009]本发明的技术方案是一种MEMS封闭腔体的制作方法，包括以下步骤:
[0010]提供一半导体衬底，在其上形成牺牲氧化层；[0011]对所述牺牲氧化层进行第一次刻蚀，形成腔体的边界图形；
[0012]在所述牺牲氧化层上沉积腔体停止层；
[0013]对所述腔体停止层进行第二次刻蚀，形成腔体刻蚀孔阵列；
[0014]通过所述腔体刻蚀孔阵列对所述牺牲氧化层进行第三次刻蚀；
[0015]通过所述腔体刻蚀孔阵列对所述半导体衬底进行第四次刻蚀，形成腔体；
[0016]填充所述腔体刻蚀孔阵列，形成封闭腔体。。
[0017]进一步的，所述半导体衬底的材质为单晶硅。
[0018]进一步的，所述牺牲氧化层的材质为二氧化硅。
[0019]进一步的，所述腔体停止层为低应力抗酸介质。
[0020]进一步的，所述腔体停止层为氮化硅或者多晶硅。
[0021]进一步的，所述第二次刻蚀采用等离子体进行干法刻蚀。
[0022]进一步的，所述第一次刻蚀和第三次刻蚀均采用BOE溶液进行湿法刻蚀
[0023]进一步的，所述第四次刻蚀采用TMAH或KOH进行湿法刻蚀。
[0024]进一步的，填充所述腔体刻蚀孔阵列采用的材料为多晶硅。
[0025]进一步的，采用低压化学气相沉积法沉积所述多晶娃。
[0026]与现有技术相比，本发明具有以下优点:
[0027]1、本发明通过在形成有牺牲氧化层的半导体衬底上沉积腔体停止层，再通过在腔体停止层上形成腔体刻蚀孔阵列用以刻蚀牺牲氧化层与半导体衬底形成腔体，省去硅片键合工艺，避免了硅片键合造成的界面孔洞等问题，提高了器件的可靠性；并且封闭腔体是由刻蚀直接产生的，可以大幅缩小腔体所能达到的最小尺寸；
[0028]2、刻蚀形成腔体之后再采用多晶硅填充腔体刻蚀孔阵列，可以根据腔体刻蚀孔阵列的尺寸以及所需要的顶层介质层的厚度来定义多晶硅的厚度，在一定程度上缩小了顶层介质层所能达到的最小厚度，解决了长期以来CSOI无法将顶层做薄的技术难题；
[0029]3、本发明省去了现有技术中对硅片进行减薄、抛光等工艺过程，提供低成本方案的同时省去了委外加工的环节，大大降低了生产周期，并且解决了因委外加工造成工艺过程不受控的问题，进一步提高了器件的可靠性。
【专利附图】
【附图说明】
[0030]图1为本发明一实施例中MEMS封闭腔体的制作过程流程图。
[0031]图2?8为本发明一实施例中MEMS封闭腔体的制作过程的结构示意图。
【具体实施方式】
[0032]为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
[0033]其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
[0034]图1为本发明一实施例中MEMS封闭腔体的制作过程流程图，如图1所示，本发明提出一种MEMS封闭腔体的制作方法，包括以下步骤:[0035]步骤SO1:提供一半导体衬底，在其上形成牺牲氧化层；
[0036]步骤S02:对所述牺牲氧化层进行第一次刻蚀，形成腔体的边界图形；
[0037]步骤S03:在所述牺牲氧化层上沉积腔体停止层；
[0038]步骤S04:对所述腔体停止层进行第二次刻蚀，形成腔体刻蚀孔阵列；
[0039]步骤S05:通过所述腔体刻蚀孔阵列对所述牺牲氧化层进行第三次刻蚀；
[0040]步骤S06:通过所述腔体刻蚀孔阵列对所述半导体衬底进行第四次刻蚀，形成腔体；
[0041]步骤S07:填充所述腔体刻蚀孔阵列，形成封闭腔体。
[0042]图2?8为本发明一实施例中MEMS封闭腔体的制作过程的结构示意图，请参考图1所示，并结合图2?图8，详细说明本发明提出所述MEMS封闭腔体的制作方法:
[0043]在步骤SOl中，提供一半导体衬底100，在所述半导体衬底100上形成牺牲氧化层101，形成图2所示的结构。在本实施例中所述半导体衬底100是单晶硅，或本领域技术人员公知的其他半导体衬底。所述牺牲氧化层101的材质为二氧化硅，可以采用热氧化法形成，或常压化学气相沉积法、低压化学气相沉积法沉积而成。
[0044]在步骤S02中，对所述牺牲氧化层101进行第一次刻蚀，形成腔体的边界图形102，形成如图3所示的结构。
[0045]本实施例中，第一次刻蚀为湿法刻蚀，采用BOE溶液对所述牺牲氧化层进行刻蚀，在其他实施例中，可采用其它的刻蚀液或者其它的刻蚀方式。腔体的边界图形102用于确定后续腔体在所述半导体衬底100上的具体位置，便于后续工艺在腔体的边界图形102确定的范围内进行刻蚀形成腔体。
[0046]在步骤S03中，在所述牺牲氧化层101上沉积腔体停止层103，形成如图4所示的结构。
[0047]所述腔体停止层103沉积在所述牺牲氧化层101及所述腔体的边界图形102上，用于确定后续形成的腔体的顶层位置。所述腔体停止层103为低应力抗酸介质，在本实施例中，所述腔体停止层103的材质为氮化硅或者多晶硅。所述腔体停止层103的厚度由实际的工艺条件及器件需求所决定，例如:所需求的腔体的顶层介质厚度、后续第三次刻蚀及第四次刻蚀的刻蚀条件等。
[0048]在步骤S04中，对所述腔体停止层103进行第二次刻蚀，形成腔体刻蚀孔阵列104，形成如图5所示的结构。
[0049]所述腔体刻蚀孔阵列104位于所述腔体边界图形102确定的腔体的范围之内，位于所述腔体停止层103上。用于后续的工艺，可以通过所述腔体停止层103刻蚀位于腔体停止层103之下的牺牲氧化层101及半导体衬底100形成腔体。
[0050]所述第二次刻蚀为干法刻蚀，采用等离子体刻蚀所述腔体停止层103，例如，CF3等离子体，或本领域技术人员公知的其它等离子体。其刻蚀形成的刻蚀孔的尺寸及刻蚀孔阵列的数目由所需腔体的尺寸来决定，若腔体的尺寸比较大，则应相应增大刻蚀孔的尺寸及刻蚀孔阵列的数目，以方便刻蚀腔体停止层103之下的牺牲氧化层101及半导体衬底100。
[0051]在步骤S05中，通过所述腔体刻蚀孔阵列104对所述牺牲氧化层101进行第三次刻蚀，形成图6所示的结构。
[0052]第三次刻蚀为湿法刻蚀，与所述第一次刻蚀相同，用于刻蚀所述牺牲氧化层101，采用BOE溶液进行刻蚀。所述被刻蚀的牺牲氧化层101位于所述腔体边界图形102确定的腔体范围之内。
[0053]在步骤S06中，通过所述腔体刻蚀孔阵列104对所述半导体衬底100进行第四次刻蚀，形成腔体105，如图7所示。
[0054]实行步骤S05之后，在所述腔体边界图形102确定的腔体范围之内的牺牲氧化层101被刻蚀，暴露出半导体衬底100，然后进行第四次刻蚀，通过所述腔体刻蚀孔阵列104刻蚀所述暴露出的半导体衬底100，形成腔体105。
[0055]第四次刻蚀为湿法刻蚀，需要形成腔体105，在不同的刻蚀方向上刻蚀速度不同，综合考虑各向异性刻蚀的要求，本实施例中，采用KOH或TMAK对所述半导体衬底100进行刻蚀。
[0056]本发明中，被刻蚀掉的牺牲氧化层101所占的空间和被刻蚀掉的半导体衬底100所占的空间共同构成腔体105，因此最终的腔体可以根据被刻蚀的材料的长度和宽度来决定，在一定程度上可以大幅缩小腔体所能达到的最小尺寸。
[0057]在步骤S07中，填充所述腔体刻蚀孔阵列102，形成封闭腔体106，如图8所示。
[0058]本实施例中，采用多晶硅材料107填充所述腔体刻蚀孔阵列102，根据腔体实际所需的顶层介质的厚度以及所述腔体停止层103的厚度来确定多晶硅材料107沉积的厚度。采用化学气相沉积法或其他本领域技术人员已知的沉积方法沉积所述多晶硅材料107。
[0059]本发明中，在所述腔体刻蚀孔阵列102上沉积多晶硅材料107，两者共同构成封闭腔体106的顶层，因此在一定程度上缩小了顶层所能达到的最小厚度，解决了长期以来CSOI无法将顶层做薄的技术难题。
[0060]综上所述，本发明通过在形成有牺牲氧化层的半导体衬底上沉积腔体停止层，再通过在腔体停止层上形成腔体刻蚀孔阵列用以刻蚀牺牲氧化层与半导体衬底形成腔体，省去硅片键合工艺，避免了硅片键合造成的界面孔洞等问题，提高了器件的可靠性；并且封闭腔体是由刻蚀直接产生的，可以大幅缩小腔体所能达到的最小尺寸；刻蚀形成腔体之后再采用多晶硅填充腔体刻蚀孔阵列，可以根据腔体刻蚀孔阵列的尺寸以及所需要的顶层介质层的厚度来定义多晶硅的厚度，在一定程度上缩小了顶层介质层所能达到的最小厚度，解决了长期以来CSOI无法将顶层做薄的技术难题；本发明省去了现有技术中对硅片进行减薄、抛光等工艺过程，提供低成本方案的同时省去了委外加工的环节，大大降低了生产周期，并且解决了因委外加工造成工艺过程不受控的问题，进一步提高了器件的可靠性。
[0061]上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
【权利要求】
1.一种MEMS封闭腔体的制作方法，其特征在于，包括以下步骤: 提供一半导体衬底，在其上形成牺牲氧化层； 对所述牺牲氧化层进行第一次刻蚀，形成腔体的边界图形； 在所述牺牲氧化层上沉积腔体停止层； 对所述腔体停止层进行第二次刻蚀，形成腔体刻蚀孔阵列； 通过所述腔体刻蚀孔阵列对所述牺牲氧化层进行第三次刻蚀； 通过所述腔体刻蚀孔阵列对所述半导体衬底进行第四次刻蚀，形成腔体； 填充所述腔体刻蚀孔阵列，形成封闭腔体。
2.如权利要求1所述的MEMS封闭腔体的制作方法，其特征在于，所述半导体衬底的材质为单晶硅。
3.如权利要求1所述的MEMS封闭腔体的制作方法，其特征在于，所述牺牲氧化层的材质为二氧化硅。
4.如权利要求1所述的MEMS封闭腔体的制作方法，其特征在于，所述腔体停止层为低应力抗酸介质。
5.如权利要求4所述的MEMS封闭腔体的制作方法，其特征在于，所述腔体停止层为氮化硅或者多晶硅。
6.如权利要求5所述的MEMS封闭腔体的制作方法，其特征在于，所述第二次刻蚀采用等离子体进行干法刻蚀。
7.如权利要求1所述的MEMS封闭腔体的制作方法，其特征在于，所述第一次刻蚀和第三次刻蚀均采用BOE溶液进行湿法刻蚀。
8.如权利要求1所述的MEMS封闭腔体的制作方法，其特征在于，所述第四次刻蚀采用TMAH或KOH进行湿法刻蚀。
9.如权利要求1所述的MEMS封闭腔体的制作方法，其特征在于，填充所述腔体刻蚀孔阵列采用的材料为多晶硅。
10.如权利要求9所述的MEMS封闭腔体的制作方法，其特征在于，采用低压化学气相沉积法沉积所述多晶娃。
【文档编号】B81C1/00GK103449358SQ201310380237
【公开日】2013年12月18日 申请日期:2013年8月27日 优先权日:2013年8月27日
【发明者】徐元俊, 杨海波, 郑欢 申请人:上海先进半导体制造股份有限公司