MEMS快门和包括MEMS快门的设备的制作方法

本公开涉及包括平移屏蔽结构的mems(微机电系统)光学快门，以及相关的制造工艺。

背景技术：

1、如已知的，如今配备有改进的相机模块的可移动电话是可用的，该改进的相机模块保证了到目前为止与专业相机的性能水平相当的性能水平。这样的模块包括越来越大且具有越来越高的性能的传感器；然而，已知只有少数解决方案可以实现专业相机的典型特性：可变光学孔径。

技术实现思路

1、比如，us 2019/0377174描述了一种mems光学快门，其包括针孔、叶片和被设计为使叶片相对于针孔侧向地移动的致动器。然而，所述解决方案只有少量的自由度可用于调整光学孔径；特别地，光学孔径的调整限于光学孔径的周长的一部分。

2、在第一方面，提供了一种mems快门，其包括：衬底；穿过衬底的主要孔径；在衬底上的第一半导体层；在第一半导体层上的第二半导体层；固定到衬底的支撑结构，支撑结构包括第一半导体层和第二半导体层；多个可变形结构；多个致动器；以及成角度地围绕主要孔径的多个屏蔽结构，每个屏蔽结构经由对应的可变形结构耦合到支撑结构；并且其中每个致动器是电可控的以在相应的第一位置与相应的第二位置之间旋转对应的屏蔽结构，并且在至少一种操作条件下屏蔽结构的第一位置和第二位置中的相邻位置至少部分地彼此重叠。

3、在一些实施例中，mems快门还包括多个耦合体，其中每个耦合体具有可操作地耦合到对应的致动器的第一端部和固定到对应的屏蔽结构的第二端部，每个致动器。

4、在一些实施例中，每个可变形结构包括铰链，每个铰链包括一对相应的挠曲梁，一对相应的挠曲梁中的每个挠曲梁具有分别固定到对应的耦合体的相应端部和固定到支撑结构的相应端部。

5、在一些实施例中，每个可变形结构包括：悬臂结构，其固定到支撑结构；以及可变形耦合结构，其具有固定到悬臂结构的端部和固定到对应的耦合体的第一端部的端部；以及约束结构，其将对应的耦合体机械地耦合到支撑结构。

6、在一些实施例中，致动器是静电类型的，并且每个致动器包括：至少一个相应的定子区域，其相对于支撑结构固定，并且由第一半导体层的部分和第二半导体层的部分形成；以及由对应的耦合体的第一端部形成的至少一个相应的转子区域，致动器是电可控的以便引起对应的耦合体的第一端部在平行于对应平移方向的方向上的平移。

7、在一些实施例中，多个屏蔽结构包括成角度地交替的多个第一屏蔽结构和多个第二屏蔽结构，每个第一屏蔽结构包括由第二半导体层形成的相应的顶部结构，每个第二屏蔽结构包括由第一半导体层形成的相应的底部结构；并且在至少一种操作条件下，每个第一屏蔽结构的顶部结构与相邻的第二屏蔽结构的底部结构部分地重叠。

8、在一些实施例中，每个第一屏蔽结构还包括由第一半导体层形成的相应的底部结构，相应的顶部结构包括至少一个突出部分，至少一个突出部分相对于相应的底部结构侧向地突出；并且其中每个第二屏蔽结构包括由第二半导体层形成并且使对应的底部结构的部分暴露的相应的顶部结构；并且在至少一种操作条件下，每个第一屏蔽结构的顶部结构的突出部分至少部分地覆盖相邻的第二屏蔽结构的底部结构的暴露的部分。

9、在一些实施例中，每个第一屏蔽结构的顶部结构包括：顶部次级部分，其相对于对应的底层的底部结构固定，以及顶部主要部分，其以悬臂方式相对于顶部次级部分延伸并且形成突出部分；并且其中每个第二屏蔽结构的底部结构包括底部主要部分，底部主要部分相对于对应的覆盖的顶部结构固定并且形成底部结构的暴露的部分。

10、在一些实施例中，屏蔽结构各自包括第二半导体层的相应的顶部结构和第一半导体层的相应的底部结构，每个屏蔽结构的顶部结构包括突出部分，突出部分相对于对应的底部结构侧向地突出并且使对应的底部结构的部分暴露，并且在至少一种操作条件下，每个屏蔽结构的顶部结构的突出部分与相邻的屏蔽结构的底部结构的暴露的部分部分地重叠。

11、在第二方面，提供了一种包括mems快门的设备，mems快门包括：衬底；穿过衬底的主要孔径；在衬底上的第一半导体层；在第一半导体层上的第二半导体层；多个可变形结构，其包括第一半导体层和第二半导体层中的至少一者的部分；多个致动器；以及多个屏蔽结构，其包括第一半导体层和第二半导体层中的至少一者的部分，多个屏蔽结构围绕主要孔径，每个屏蔽结构通过对应的可变形结构耦合到支撑结构，并且每个致动器耦合到屏蔽结构中的对应的一个屏蔽结构。

12、在一些实施例中，每个可变形结构包括铰链，每个铰链包括一对相应的挠曲梁，一对相应的挠曲梁中的每个挠曲梁具有分别固定到对应的耦合体的相应端部和固定到支撑结构的相应端部。

13、在一些实施例中，快门包括在支撑结构与每个铰链之间的多个悬臂结构。

14、在一些实施例中，每个可变形结构在每个铰链与每个致动器之间。

15、在一些实施例中，每个可变形结构是弹性弹簧结构。

16、根据本公开，提供了一种mems光学快门和相关的制造工艺。本公开涉及一种mems快门，其具有衬底、穿过衬底的主要孔径、在衬底上的第一半导体层和在第一半导体层上的第二半导体层。快门包括固定到衬底的支撑结构以及多个可变形结构，该支撑结构包括第一半导体层和第二半导体层。多个致动器与多个屏蔽结构一起被包括，该多个屏蔽结构成角度地围绕主要孔径，每个屏蔽结构经由对应的可变形结构耦合到支撑结构。每个致动器是电可控的以使对应的屏蔽结构在相应的第一位置与相应的第二位置之间旋转，并且在至少一种操作条件下，屏蔽结构的第一位置和第二位置中的相邻位置至少部分地彼此重叠。

17、根据实施例，本mems快门可以被电控制，以便以大量的自由度来改变光学孔径。

技术特征：

1.一种mems快门，其特征在于，包括：

2.根据权利要求1所述的mems快门，其特征在于，还包括多个耦合体，其中每个耦合体具有可操作地耦合到对应的致动器的第一端部和固定到对应的屏蔽结构的第二端部。

3.根据权利要求2所述的mems快门，其特征在于，每个可变形结构包括铰链，每个铰链包括一对相应的挠曲梁，所述一对相应的挠曲梁中的每个挠曲梁具有分别固定到对应的所述耦合体的相应端部和固定到所述支撑结构的相应端部。

4.根据权利要求2所述的mems快门，其特征在于，每个可变形结构包括：

5.根据权利要求2所述的mems快门，其特征在于，所述致动器是静电类型的，并且每个致动器包括：

6.根据权利要求1所述的mems快门，其特征在于，所述多个屏蔽结构包括成角度地交替的多个第一屏蔽结构和多个第二屏蔽结构，每个第一屏蔽结构包括由所述第二半导体层形成的相应的顶部结构，每个第二屏蔽结构包括由所述第一半导体层形成的相应的底部结构；并且在所述至少一种操作条件下，每个第一屏蔽结构的所述顶部结构与相邻的所述第二屏蔽结构的所述底部结构部分地重叠。

7.根据权利要求6所述的mems快门，其特征在于，每个第一屏蔽结构还包括由所述第一半导体层形成的相应的底部结构，所述相应的顶部结构包括至少一个突出部分，所述至少一个突出部分相对于所述相应的底部结构侧向地突出；并且其中每个第二屏蔽结构包括由所述第二半导体层形成并且使对应的底部结构的部分暴露的相应的顶部结构；并且在所述至少一种操作条件下，每个第一屏蔽结构的所述顶部结构的所述突出部分至少部分地覆盖相邻的所述第二屏蔽结构的所述底部结构的暴露的所述部分。

8.根据权利要求7所述的mems快门，其特征在于，每个第一屏蔽结构的所述顶部结构包括：顶部次级部分，其相对于对应的底层的所述底部结构固定，以及顶部主要部分，其以悬臂方式相对于所述顶部次级部分延伸并且形成所述突出部分；并且其中每个第二屏蔽结构的所述底部结构包括底部主要部分，所述底部主要部分相对于对应的覆盖的所述顶部结构固定并且形成所述底部结构的暴露的所述部分。

9.根据权利要求1所述的mems快门，其特征在于，所述屏蔽结构各自包括所述第二半导体层的相应的顶部结构和所述第一半导体层的相应的底部结构，每个屏蔽结构的所述顶部结构包括突出部分，所述突出部分相对于对应的所述底部结构侧向地突出并且使对应的所述底部结构的部分暴露，并且在所述至少一种操作条件下，每个屏蔽结构的所述顶部结构的所述突出部分与相邻的所述屏蔽结构的所述底部结构的暴露的所述部分部分地重叠。

10.一种包括mems快门的设备，其特征在于，所述mems快门包括：

11.根据权利要求10所述的设备，其特征在于，所述快门包括多个耦合体，其中每个耦合体具有可操作地耦合到对应的致动器的第一端部和固定到对应的屏蔽结构的第二端部，每个可变形结构包括铰链，每个铰链包括一对相应的挠曲梁，所述一对相应的挠曲梁中的每个挠曲梁具有分别固定到对应的所述耦合体的相应端部和固定到所述支撑结构的相应端部。

12.根据权利要求11所述的设备，其特征在于，所述快门包括在所述支撑结构与每个铰链之间的多个悬臂结构。

13.根据权利要求12所述的设备，其特征在于，每个可变形结构在每个铰链与每个致动器之间。

14.根据权利要求13所述的设备，其特征在于，每个可变形结构是弹性弹簧结构。

技术总结
提供MEMS快门和包括MEMS快门的设备。MEMS快门包括：由主要孔径穿过的半导体材料的衬底，和形成固定到衬底的支撑结构的第一半导体层和第二半导体层；多个可变形结构；多个致动器；以及多个屏蔽结构，多个屏蔽结构中的每个屏蔽结构由第一半导体层与第二半导体层之间的至少一者的对应部分形成，屏蔽结构被布置为成角度地围绕底层主要孔径以便提供对主要孔径的屏蔽，每个屏蔽结构经由对应可变形结构进一步耦合到支撑结构。每个致动器可以被控制以便引起对应屏蔽结构在相应第一位置与相应第二位置之间的旋转，从而改变对主要孔径的屏蔽。屏蔽结构的第一和第二位置使得在MEMS快门的至少一种操作条件下相邻屏蔽结构对至少部分地彼此重叠。

技术研发人员：F·韦尔切西,F·塞利尼,L·奎利诺尼,N·博尼
受保护的技术使用者：意法半导体股份有限公司
技术研发日：20221129
技术公布日：2024/1/13