用于以层序列制造微机电结构的方法及具有微机电结构的相应电子构件的制作方法
【专利摘要】本发明创造一种用于以层序列制造微机电结构(ME1)的方法和一种具有微机电结构的相应的电子构件。本方法包括：提供具有第一表面(10)的载体衬底(T1)；将隔离层(l1)施加到第一表面(10)上；使第一硅层(S1)外延生长到隔离体层(l1)上；结构化第一硅层(S1)以便在第一硅层(S1)中构造沟槽(G)；钝化第一硅层(S1)，其中，填充沟槽(G)并且在背向第一表面(10)的一侧上构成钝化层(P)；结构化钝化层(P)，其中在第一硅层(S1)中构造牺牲区域(O1)和功能区域(F1)，并且牺牲区域(O1)在背向载体衬底(T1)的一侧上至少部分地摆脱钝化层(P)；最后，移除牺牲区域(O1)。
【专利说明】
用于以层序列制造微机电结构的方法及具有微机电结构的相应电子构件
技术领域
[0001 ]本发明涉及用于以层序列制造微机电结构的方法以及具有微机电结构的相应电子构件。
【背景技术】
[0002]尽管在此所描述的方法可以应用于任何微机电结构，但借助硅基上的MEMS结构(“microelectromechanical systems:微机电系统”)阐述本方法和本方法所基于的问题。
[0003]尤其对于在基于容性的测量方法的加速度传感器或转速传感器中的应用(容性的MEMS)或者在静电驱动的微执行器中的应用(例如微镜)，微机电结构基本上包括一个或多个有传导能力的功能层，所述有传导能力的功能层包含固定区域和可运动区域。在制造期间，可运动区域通过所谓的牺牲层固定，所述牺牲层在制造过程的结束时选择性地移除。
[0004]在DE10 2009 045 385 Al中描述了一种用于封闭微机械构件的沟槽的方法。
[0005]在US 2013/0115775 Al中描述了一种用于成形牺牲区域的方法。
[0006]在DE 10 2006 032 195 Al中描述了一种用于制造MEMS结构的方法。
[0007]DE 10 2009 029 202 Al描述了一种微机械系统以及一种用于制造微机械系统的方法。
[0008]大的牺牲空洞的制造尤其是困难的，因为例如在相应厚的牺牲层的沉积时尤其可能导致载体衬底的不期望的变形。所述不期望的变形可以通过耗费且昂贵的附加应力补偿层来均衡。
【发明内容】
[0009]本发明创造一种具有权利要求1的特征的用于以层序列制造微机电结构的方法以及一种具有权利要求12的特征的相应的电子构件。
[0010]优选的扩展方案是相应从属权利要求的主题。
[0011]本发明优点
[0012]本发明尤其创造一种用于以高的效率在窄的空间上制造例如复杂MEMS结构的方法。所述方法尤其适于制造特别小的MEMS结构并且因此相应于所要求的微型化。
[0013]本发明的构想尤其是，通过根据本发明的方法创造具有大的垂直延展的、例如大于50微米的多层MEMS功能结构。借助所述方法尤其能够实现提供非常大体积的牺牲层块或牺牲层区域，其可以相应地再次移除，以及能够实现自由且独立地彼此构型电的连接和分离。
[0014]本发明尤其创造一种用于制造由硅构成的多层或多分层的MEMS结构的CMOS过程和高温适合的过程。在此，功能区域以及牺牲区域包括硅。在此尤其可能的是，同时在相同的过程步骤中结构化功能区域和牺牲区域并且借助钝化层或隔离层将它们彼此分离。例如可以借助气相蚀刻在用于制造微机电结构的方法的结束之后移除所产生的牺牲区域。
[0015]所述方法例如适于制造具有大的垂直延展的多层系统并且提供节省晶片键合的可能性。通过根据本发明的方法，可以特别准确地相对于彼此地调准由硅层和钝化层组成的、彼此重叠堆叠的交替的层序列。
[0016]每一个层平面可以与位于其上方或位于其下方的平面无关地结构化和构型。此夕卜，也尤其能够在垂直延展方面实现彼此啮合的或彼此重叠的功能区域。所述方法尤其还能够实现，独立地在功能区域内自由限定电连接/电隔离以及机械连接/机械隔离。
[0017]通过钝化技术——例如热氧化和/或正硅酸乙酯(TEOS)沉积、碳化硅(SiC)沉积、碳氮化硅(SiCN)沉积、氮化硅(SixNy)沉积或氮氧化硅(S1N)沉积，保护硅层的不应被蚀刻的区域免受蚀刻侵蚀影响。硅层的具有至蚀刻介质的通道的区域、即牺牲区域例如被完全蚀刻。对于多个应用有利的是，在牺牲区域的移除或蚀刻之后借助HF气相蚀刻移除氧化钝化层。
[0018]根据一种优选扩展方案，在牺牲区域的移除之前重复第一硅层的外延生长、结构化和钝化的方法步骤以及钝化层的结构化的方法步骤，其他牺牲区域和其他功能区域的构造取决于其他硅层和/或其他钝化层的结构化。因此，可以通过简单的方式方法制造功能性的层序列。此外，可以尤其精确地相对于彼此地调准彼此重叠地堆叠的层。
[0019]根据另一优选扩展方案，在牺牲区域的移除之后至少部分实现钝化层的移除。因为通过根据本发明的方法所述功能区域可以有利地彼此完全固定，所以能够实现以上所述。例如可以通过气相蚀刻、等离子体蚀刻和/或湿式蚀刻实现钝化层或氧化物的移除。换言之，可以特别简单地移除钝化层。此外，可以完全通过蚀刻移除钝化层或氧化物。
[°02°] 根据另一优选扩展方案，实现第一娃层在SOI衬底(Silicon-on-1nsulator;德语:Silizium auf einen Isolator:隔离体上娃)上的外延生长，或者SOI衬底包括第一娃层。换言之，SOI衬底具有层厚度，从而其最上硅层可以起第一硅层作用。这具有以下优点:第一硅层尤其可以是单晶的。此外，布线层例如位于SOI的隔离材料上，由此得到更短的接通时间并且尤其在漏电流方面更小的功率消耗。
[0021]根据另一优选扩展方案，外延生长的硅层包括单晶硅层、多晶硅层和/或外延多晶硅层。外延多晶硅层是厚度直至大于10微米的极厚的多晶硅层。这具有以下优点:根据本发明的方法可以用于多种涂层设备。
[0022]根据另一优选扩展方案，外延生长的硅层的层厚度在0.5和100微米之间。优选地，所述层具有20至60μπι的厚度。在上下文中，“厚度”理解为层的垂直延展。“垂直”理解为横向地、尤其竖直地相对于平面延伸的方向。尤其可以制造大体积的牺牲区域，其中同时可以防止载体衬底由于应力(“stress”)的弯曲或变形。
[0023]根据另一优选扩展方案，隔离层起蚀刻停止层作用。在此有利的是，可以特别简单地实施沟槽在外延生长的硅层中的构造。通过蚀刻停止层的使用尤其可以放弃耗费的且尤其强烈波动的与时间相关的蚀刻方法。
[0024]跟据另一优选扩展方案，借助开槽工艺实现沟槽的构造。在此，具有宽度I至4微米的沟槽尤其是有利的。所述沟槽通过热氧化被钝化和/或通过TEOS沉积被封闭或被填充。此夕卜，也可以使用无等离子体的蚀刻方法。无等离子的蚀刻方法例如在外延生长的薄的硅层的情况下是有利的，所述薄的硅层具有数微米的厚度。
[0025]跟据另一优选扩展方案，通过干式蚀刻和/或湿式蚀刻实现钝化层的结构化。因此可能的是，尤其简单地移除钝化层，而不必须采取特定的蚀刻方法。
[0026]跟据另一优选扩展方案，在硅层的外延生长之后实现化学机械打磨和/或实现通过植入或涂覆(Belegung)的附加掺杂。因此，尤其可以通过简单的方式方法平坦化在硅层的外延生长时产生的拓扑的不规则性或高度差。通过借助植入或涂覆的附加掺杂，可以通过简单的方式方法调节硅层中的特定电阻。
[0027]跟据另一优选扩展方案，通过无等离子体的蚀刻和/或等离子体支持的蚀刻实现牺牲区域的移除。因此，可以在不使用特定的蚀刻方法的情况下特别简单地移除牺牲区域。无等离子体的蚀刻例如可以通过三氟化氯(ClF3)、氟化氯(ClF)、五氟化氯(ClF5)、三氟化溴(BrF3)、五氟化溴(BrF5)、五氟化碘(IF5)、七氟化碘(IF7)、四氟化硫(SF4)、二氟化氙(XeF2)等物质实现。所述蚀刻尤其也可以基于由无等离子体的蚀刻与等离子支持的蚀刻的组合。
[0028]对于在此所描述的方法公开的特征也适于借助本方法制造的电子构件，反之亦然。
【附图说明】
[0029]以下借助实施方式参照附图阐述本发明的其他特征和优点。
[0030]附图示出:
[0031]图1-11:用于阐述根据本发明的一种实施方式的用于以层序列制造微机电结构的方法的示意性横截图；
[0032]图12:用于阐述根据本发明的一种实施方式的用于以层序列制造微机电结构的方法的示意性流程图。
【具体实施方式】
[0033]在附图中，相同的参考标记表示相同或功能相同的元素。
[0034]图1至11示出用于阐述根据本发明的一种实施方式的用于以层序列制造微机电结构的方法的示意性横截图。
[0035]在图1中，参考标记Tl表示具有第一表面10的载体衬底。隔离层11、11'或介质层尤其可以沉积在载体衬底Tl的第一表面10上。图1的载体衬底或隔离层11、11'还包括布线层Vlo
[0036]在隔离层11、11'上外延生长第一硅层SI。外延生长的第一硅层SI不仅可以是未掺杂的、P掺杂的或者是η掺杂的。第一硅层SI的厚度例如可以在数百纳米和大于等于100微米之间。外延生长的硅层的厚度基本上取决于层序列的期望高度，其中每一个硅层SI至S4可以细分成牺牲区域01或04以及功能区域Fl至F4(参见图9至11)。
[0037]此外，在第一硅层SI的外延生长之后可以借助CMP(化学机械打磨)实现拓扑或粗糙度的平坦化和/或实现用于调节特定电阻的附加掺杂。
[0038]替代地，可以实现第一娃层SI在SOI(Silicon-on-1nsulator)上的外延生长，由此可以省出隔离层11、?ν的施加。
[0039]在图2中，参考标记G表示沟槽或开槽。沟槽G的构造可以通过开槽过程实现。所构造的沟槽G优选布置在隔离层11、11'上方，其中隔离层11、11'尤其可以起蚀刻停止层作用。
[0040]在图3中，参考标记P表示钝化层，其在第一硅层SI的钝化期间构成，其中沟槽G被填充并且在背向第一表面10的一侧上构成钝化层P。
[0041 ]在图4中结构化钝化层P，其中在第一硅层SI中构造牺牲区域OI和功能区域FI，其中牺牲区域01在背向载体衬底Tl的一侧上至少部分地摆脱钝化层P(参见图9)。在图4的二维示图中没有示出可以摆脱钝化层的、第三维度中的位置。然而不言而喻的是，所述位置可以位于微机电结构的第三维度中。
[0042 ]换言之，通过适合的窄的沟槽G彼此分离牺牲区域OI和功能区域FI。在此，通过之后的牺牲区域蚀刻或牺牲层蚀刻来移除牺牲区域，功能区域或功能元件在牺牲区域结构化或牺牲层结构化之后保持不变。沟槽(英语drenches)的横向延展或宽度取决于在此之后的钝化或封闭技术。
[0043]在I至4微米之间的窄的开槽是有利的，其通过热氧化被钝化和/或通过TEOS沉积被封闭/填充。也就是说，通过钝化层P的结构化，可以建立硅层SI和随后的硅层S2、S3、S4之间的接触位置。所述接触位置或者用于两个硅牺牲区域或硅牺牲平面的电的、机械的接触或连接。根据蚀刻介质，硅层S1、S2、S3、S4和钝化层P之间的蚀刻速率差不同，从而用于钝化的替代的钝化材料、例如SixNy、SiC、SiCN或S1N也是可能的。
[0044]尤其可以在摆脱钝化层P的区域中、即硅表面中，通过CVD(化学气相沉积)多晶硅沉积建立接触。多晶硅可以用作用于较厚的外延硅层或外延多晶硅层的薄的布线平面或开始层。替代地，也可以在没有多晶硅层的情况下直接进行外延，其方式是，选择一种过程控制(Prozessfiihrung)，在所述过程控制中自身产生晶核(Kristallisat1nskeime)。
[0045]在图5至8中，相应地重复借助图1至4所描述的方法步骤，其中构造第二或第η外延生长的硅层S2……Sn。
[0046]应当提及的是，尤其可以在外延地沉积较厚的硅层时如以上已经描述的那样有利地通过CMP过程降低或平坦化构造的增大的粗糙度或不平整度(参见图5和6)。现存的硅层可以通过适合的掺杂方法、例如在原处或者通过植入或涂覆在其导电能力方面变化。如在图7和8中示出的那样，存在的第二硅层S2现在可以通过沟槽的结构化或构造与第一硅层SI的位于下方的划分无关地再次划分成牺牲区域02和功能区域F2。
[0047]在图9中，参考标记S1、S2、S3、S4表示相应于根据本发明的方法制造的外延生长的硅层。通过相应硅层SI至S4的上述结构化和其钝化如在图10中示出的那样构造可以通过蚀刻移除的牺牲区域OI或04 ο相应地，硅平面包括硅层SI至S4，其中每个平面的每一个硅层SI至S4相应地具有牺牲区域01至04和功能区域Fl至F4。
[0048]图11与图10的区别在于:钝化层P附加地已经通过蚀刻方法移除。如在图11中示出的那样，功能区域Fl至F4彼此重叠地如此固定，使得在没有钝化层P的情况下微机电结构MEl也保持垂直。
[0049]不言而喻的是，不必须强制地实现在此所描述的外延生长的硅层SI至S4的牺牲区域01至04和功能区域Fl至F4的划分。更确切地说，硅层SI至S4中的每一个也完全可以起功能区域或功能层作用。更确切地说，牺牲区域的确定或限定取决于层序列的期望的微机电结构和其之后的功能。
[0050]为了在功能区域中的同时电隔离的情况下实现机械连接、例如对于布线平面而言，第二介质的使用可能是有利的，所述第二介质理想地在钝化层(P)或硅层SI至S4的蚀刻时没有被侵蚀或者仅仅少地被侵蚀。在使用F等离子体/XeF2和HF作为蚀刻介质的情况下，例如提供氮化硅作为第二介质而替代氧化物。
[0051]与功能区域类似地，必须借助钝化层P保护氮化硅份额免受XeF2影响。尤其也可以使用其他介质。根据对蚀刻介质的选择，可以得到第二介质在在此所述层序列内的布置。因此，可以制造两个彼此重叠堆叠的层之间的以下连接:
[OO52 ]-功能-娃/功能-娃(直接连接，有导电能力)
[0053 ]-功能-娃/功能-娃(通过介质的仅仅机械连接)
[0054]-功能-硅/牺牲-硅(反之亦然;通过介质的连接，所述介质在牺牲区域的蚀刻时没有被蚀刻或者仅仅少地被蚀刻)
[0055]-牺牲-硅/牺牲-硅(直接连接)
[0056]通过相应的以上方法步骤的重复来实现进一步构造成复杂的3D结构(例如复杂的MEMS结构、如加速度传感器、转速传感器、微镜等)，其中通过外延生长制造的牺牲区域和功能区域可以通过可自由选择的层厚度区分。外延的或聚外延的硅层的层厚度有利地是0.5至100微米。薄的硅层例如适于作为用于垂直偏移的有弹性的元件(例如悬挂部、弯曲弹簧、膜片等)，厚的硅层有利地用于制造电极梳或者用于填充大的体积或作为牺牲区域也被再次移除。
[0057]图12示出用于阐述根据本发明的一种实施方式的用于以层序列制造微机电结构的方法的示意性流程图。
[0058]在第一步骤A中，实现提供具有第一表面10的载体衬底Tl。在第二步骤B中，实现将隔离层11施加到第一表面10上。在步骤C中，实现使第一硅层SI外延生长到隔离层11上。在另一步骤D中，实现第一硅层SI的结构化以便在第一硅层SI中构造沟槽G，其中沟槽G至少部分地延伸经过第一硅层SI。随后，在步骤E中，钝化第一硅层SI，其中填充沟槽G并且在背向所述第一表面的一侧上构成钝化层P。在下一步骤F中，结构化钝化层P，其中在第一硅层SI中构造牺牲区域01和功能区域F1，其中牺牲区域01在背向载体衬底的一侧上至少部分地摆脱钝化层P。
[0059]随后，在步骤G中，例如通过蚀刻来移除所述牺牲区域。
[0060]尤其可以根据在图12中示出的顺序实施在图12中示出的方法步骤A至G。
[0061]因此，总体而言可以创造用于以层序列制造微机电结构的高效且成本有利的方法以及创造具有微机械结构的电子构件。
【主权项】
1.一种用于以层序列制造微机电结构(MEl)的方法，所述方法具有以下步骤: 提供具有第一表面(10)的载体衬底(Tl); 将隔离层(11)施加到所述第一表面(10)上； 使第一硅层(SI)外延生长到所述隔离层(11)上； 结构化所述第一硅层(SI)，以便在所述第一硅层(SI)中构造沟槽(G)，其中，所述沟槽(G)至少部分地延伸经过所述第一硅层(SI); 钝化所述第一硅层(SI)，其中，填充所述沟槽(G)并且在背向所述第一表面(10)的一侧上构成钝化层(P); 结构化所述钝化层(P)，其中，在所述第一硅层(SI)中构造牺牲区域(Ol)和功能区域(Fl)，并且所述牺牲区域(01)在背向所述载体衬底(Tl)的一侧上至少部分地摆脱所述钝化层(P);以及 移除所述牺牲区域(01)。2.根据权利要求1所述的方法，其中，在移除所述牺牲区域(01)之前重复所述第一硅层的外延生长、结构化和钝化的步骤以及所述钝化层(P)的结构化的步骤并且其他牺牲区域(02，03，04)的和其他功能区域$2，？3，？4)的构造与其他硅层(32，33，34)的和其他钝化层(P)的结构化相关。3.根据权利要求1或2中任一项所述的方法，其中，在移除所述牺牲区域(01，02，03，04)之后至少部分地实现所述钝化层(P)的移除。4.根据以上权利要求中任一项所述的方法，其中，实现所述第一硅层(SI)在SOI衬底(Si I icon-on-1nsulator)上的外延生长，或者所述SOI衬底包括所述第一娃层(SI)。5.根据以上权利要求中任一项所述的方法，其中，所述外延生长的硅层(SI)包括单晶娃层、多晶娃层和/或外延多晶娃层(SI)。6.根据以上权利要求中任一项所述的方法，其中，所述外延生长的硅层(SI)的层厚度为0.5微米和100微米之间、优选为20微米至60微米。7.根据以上权利要求中任一项所述的方法，其中，所述隔离层(11)起蚀刻停止层作用。8.根据以上权利要求中任一项所述的方法，其中，借助开槽过程实现所述沟槽的构造。9.根据以上权利要求中任一项所述的方法，其中，通过干式蚀刻方法和/湿式蚀刻方法实现所述钝化层(P)的结构化。10.根据以上权利要求中任一项所述的方法，其中，在所述硅层(SI，S2，S3，S4)的外延生长之后实现化学机械打磨和/或实现通过植入或涂覆的附加掺杂。11.根据以上权利要求中任一项所述的方法，其中，通过无等离子体的蚀刻和/或等离子体支持的蚀刻实现所述牺牲区域(OI，02，03，04)的移除。12.—种具有微机电结构(MEI)的电子构件，所述微机电结构具有: 已结构化的硅层(S1，S2，S3，S4)与已结构化的钝化层(P)的交替序列， 其中，所述钝化层(P)的结构至少部分取决于所述硅层(S1，S2，S3，S4)的结构，并且 其中，每一个已结构化的硅层(SI，S2，S3，S4)包括至少部分并排布置的牺牲区域(01，.02，03，04)和/或功能区域$1，？2，？3，？4)。
【文档编号】B81B7/02GK106044701SQ201610235745
【公开日】2016年10月26日
【申请日】2016年4月15日
【发明人】H·阿特曼, A·克尔布尔, C·齐尔克, O·布赖特沙伊德, P·B·施塔费尔特
【申请人】罗伯特·博世有限公司