专利名称：：能映射坏块的半导体存储器的制作方法
技术领域：
：本发明涉及一种具有能修复存储器故障的冗余电路的半导体存储器，特别涉及一种能映射被确认为有故障的坏块的半导体存储器。一般情况下，考虑到制造的半导体存储器芯片的可靠性，重要的是提高成品率。对于含故障存储单元的存储器芯片，即使只有一个故障单元，也不能成为一个标准的产品。但是，例如应用于电话中的自动应答装置之类的设备可以除外，可以允许某些存储器(即DRAMSRAM和EEPROM)包含故障存储单元用于其中，为的是尽可能地降低制造成本。众所周知，集成密度越高，会使出现故障存储单元的几率越大。由于制造技术随半导体存储器封装密度的提高而变得越来越困难和越来越复杂，所以，随着制造步骤的进行，会发生不可避免地因颗粒(或碎片)所引起的降低成品率的问题。为提高成品率人们已做了大量尝试。为了得到良好的成品率，有益的是改进制造技术，从而减少故障存储单元的发生。但是，这些努力不是很有效的。超出了所推测的加工环境的极限。提高成品率的另一方法是，制造一种改进的半导体存储器件，该半导体存储器件具有修复在其整个制造工艺过程中形成于其中的故障区的内部结构，即冗余技术。应用这种冗余(redundancy)技术的存储器件除包括标准存储单元阵列外，还包括备用(spare)存储单元阵列(或冗余存储单元阵列)，其含有多个备用存储单元，用于替换标准存储单元阵列中含有的故障存储单元，从而使该器件做为一个整体处于非故障状态下。但是在故障单元数量多于备用存储单元数量时，便无法实现冗余功能，这种器件不可以再利用。冗余电路基本上包括冗余单元阵列，由冗余单元阵列组成的冗余电路可以分为行和列区及控制电路，控制电路存储关于故障单元的地址信息(此后这种地址信息称作故障地址)，并比较目前地址与故障地址，从而确定目前地址是否包括在故障单元内。带有冗余单元阵列的替换单元设置成行、列区或块区。例如，在由外通道施加的目前行地址与已被如行冗余译码器等编程电路设定的地址相同时，行冗余电路使冗余行(相应于故障行)激活，进行行替换。列冗余电路利用其中含有一个或多个故障单元的标准列的地址信息的列冗余译码器，使相应于故障列地址的备用列替换标准存储单元阵列中故障列。一种行冗余技术公开于在前的专利文献中，如韩国专利申请95-1737。图1示出了具有冗余电路的一般存储器件的示意结构，其中示出了主存储单元阵列10、行冗余单元阵列12、行预译码器14、行地址存储块16、标准行译码器MRD0至MRD511，和冗余行译码器RRD0至RRD15。主存储单元阵列10由与512个行译码器对应相连的512个行块MCBK0至MCBK511构成。冗余行块RCBK0至RCBK15参与到冗余行译码器RRD0至RRD15中被设定选择相应于主存储单元阵列10中故障行块的冗余块。图1中未示出，主存储单元阵列10还与列冗余单元阵列、读出放大器、列译码器、数据输入/输出缓冲器、数据输入/输出选择电路及读/写控制电路结合。行预译码器14响应行地址信号，产生选择主存储单元阵列10的行块的预译码信号。行地址存储块16接收相对于故障行块的行地址，然后，在接收的地址等于预先编程的地址中的一个时，产生使标准行译码器MRDk(k是0到511中的一个)和冗余行译码器RRDk分别禁止和启动的控制信号，以便进行修复。标准行译码器响应由行预译码器电路14提供的预译码信号，激活主存储单元阵列10中含的块选择线(未示出)，每条块选择线交替进行，以便激活行块中的一个。同时，冗余行译码器响应由行地址存储块提供的冗余块选择信号，激活冗余存储单元阵列12中含的块选择线。从而由交替启动的块选择预译码信号使冗余存储单元阵列中的其相应行块激活。因此，通过上述操作，保留有一个或多个故障存储单元的主存储单元阵列10的标准行块可以被冗余存储单元阵列12的具有与主存储单元阵列10中故障行块相同地址的冗余行块替换。行地址存储块16使用带有如熔丝等非易失元件的编程电路或所有ROM类的晶体管(PROM、EPROM和EEPROM)。用于类似于图1中的块16的故障地址存储装置的元件多数是能在激光束或电流的作用下熔断的多晶硅熔丝。借助电流的熔丝烧断编程序需要附加焊盘和管脚用于接受足以熔断的大电流，这使芯片尺寸增大了，尽管熔断编程序可以在封装前和后进行，而激光熔断编程只可以在封装前进行。将故障地址编程的其它方法是使用非易失存储单元。同时，由于故障存储空间数量增加，所以，相应地所需要的冗余行或列也增加，所以增大了存储器芯片的尺寸。因此，如图1所示，一般情况下，考虑到主存储单元阵列的容量，在准备冗余存储单元空间时，指定16个冗余行块用于512个主行块，使冗余行或列的空间最小，落在冗余空间不超过实际所需的冗余能力的范围内。但是，如果故障块的数量变得大于冗余块数量时，则不可能用准备的冗余块替换所有故障块。因此，想操作用如图1所示EEPROM作硬盘的个人电脑的用户，必须为由于缺少冗余块而不能修复的一个或多个故障块(众所周知，在常规个人电脑中，那些块称作坏块)做出一个标志，图1中，对主存储单元阵列10中废弃的行块MRDk进行标识(此后称作对坏块的“映射”)，该MRDk在该阵列的替换能力范围之外。一旦标定了坏块，该行块MRDk不能再通过控制器的内部运算法用其相应的地址进行存取。表示在主存储单元阵列上有处于冗余能力之外并由此报废的一个以上坏存储块时，由于这种故障块处于任意位置，所以用户便不再具有整个存储块空间的良好映射图形。由于几乎所有的如EEPROMs(或闪速存储器)等非易失存储器皆至少有几个故障存储单元，所以，通常可以说对其每块芯片要在其实际应用前由用户进行映射过程。即，直到其完成坏块的映射为止，用户可以不使用非易失存储器，例如硬盘，这导致了使用上的不方便。因此，本发明的目的在于提供一种不由用户映射坏块的半导体存储器。本发明的另一目的是提供一种不用存储有关故障存储单元的地址也能修复故障存储单元的半导体存储器。本发明的再一目的是提供一种能修复故障存储单元并能提高工作速度的半导体存储器。为了实现这些目的，根据本发明的半导体存储器具有由多个标准单元块和多个冗余块构成的存储单元阵列，该半导体存储器包括相应于标准单元块设置的多个标志单元块，每块存储了关于其相应的标准单元块的唯一的信息；和用修复块替换标准单元块中的故障块的装置，所述修复块包括多个冗余块和一块或多块标准单元块，在故障块数量超过冗余块数量时，一块或多块标准单元块按一定顺序参与替换操作。该半导体存储器在不由用户参与情况下，自动进行坏块映射，以便按一定顺序将伪可用块(pseudoudableblock)放置于主存储单元阵列中，就好象这些实质上含一个或多个故障块的块是非故障块一样。通过以下结合附图对优选实施例的详细说明会使本发明的其它特征和优点更加明了，其中图1展示了常规半导体存储器的结构，其中在整个存储块中的映射位置上标识出了一个坏块；图2是展示本发明半导体存储器结构的框图，示出了作为实例的坏块的映射位置；图3是与图2的存储单元阵列、行译码器和标志单元阵列结合的电路图；图4是图2所示的标志读出放大器的电路图；图5是图2所示标志译码器的电路图；图6是图2所示块选择控制器的电路图；图7是图2所示行预译码器的电路图；图8是本发明存储器工作情况的时限图。下面是结合附图描述的本发明实施例。参见各附图，各图中相同的参考标志表示相同或相应的部分。以下的优选实施例例如适用于具有“与非”型(NAND-typed)单元设置的快速EEPROM。参见图2，主存储单元阵列10由512个标准行块MCBK0-MCBK511构成，冗余存储单元阵列12由16个冗余行块RCBK0-RCBK15构成。每个标准和冗余行块对应地与每个标准和冗余行译码器RRD0-RRD15和MRD0-MRD15连接。应注意地是，映射电路包括行预译码器14、标准行译码器MRD0-MRD511、冗余行译码器RRD0-RRD511、由标志单元块FCBK0-FCBK511构成的标志单元阵列22、标志读出放大器24、标志译码器26和块选择控制器28，该映射电路不仅可以用非故障行块替换主存储单元阵列中故障行块，而且还可以建立其自身的坏块映射排列。行预译码器14响应行地址信号，产生预译码信号PI、QI和RI(I为0-7)，以选择主存储单元阵列中标准行块。标志单元阵列中的标志单元块FCBK0-FCBK511按与标准行块MCBK0-MCBK511相同的数量设置，用于存储相应的标准行块的信息，每个信息为各块提供一个标识，以根据本发明准备映射结构的引导。标志读出放大器24通过标志位线FBLi(I为0到4)与标志单元阵列22相连，读出其中有关标准行块中的信息，产生故障块状态信号SOi(I是0到4)。标志译码器26从标志读出放大器24接收故障块状态信号SOi，然后产生修复块选择信号FjB(j为0到30；此后，词尾“B”称为其相应数字的补偿信号，如F15B是F15的补偿信号)。块选择控制器28接收来自标志译码器26的修复块选择信号FjB，从而使标准行译码器与处于非激活状态的故障行块连接。在主存储单元阵列10中的故障行块数量超出冗余行块RCBK0-RCBK15的数量时(此后，称这种行块为超故障行块)，这种超故障行块可由设置于主存储单元阵列中的非故障行块按从MCBK511(即，最大行块)-MCBK0(即，最小行块)的顺序替换。假定故障行块数为18，则两块超故障行块可由主存储单元阵列10中的MCBK511和MCBK510替换，而16个故障行块已先行与所有冗余行块RCBK0-RCBK15进行了交换，并提示用户行块MCBK509-MCBK0可以作非故障行块使用。应该明白，被用户当作无故障块(或可用块)的行块MCB509-MCBK0实质上含有一块或多块故障块。结果，用户不必自己进行坏块映射顺序，便可以根据超故障行块数的信息知道处于可用状态的行块。图3示出了与主存储单元阵列10相连的电路，标准行译码器MRD0-MRD511和标志单元阵列22代表性地显示出作为地址连接单元的主存储单元阵列10中标准行块MCBK511、标准行译码器MRD511及标志单元阵列22中标志单元块FCBK511之间的操作连接。关于标准行块、标准行译码器和标志单元块的其它连接图与图3所示的相同。参见图3，连接字线源信号S0-S15的字线WL0-WL15与单元晶体管MC1-MC16的栅相连，单元晶体管MC1-MC16接在“与非”型逻辑电路的单元串32中的串选择晶体管ST1-ST2之间。如32表示的单元串重复地设置于块MCBK511中。在ST1与位线BL0相连及所有晶体管ST2的源被约束在共同的源线CSL时，单元串的每个串选择晶体管与其相应的位线相连。字线WL0-WL16通过字线门电路34的门晶体管与字线源信号S0-S15相连。门电路34的两个门晶体管分别连接串选择线SSL和GSL与串选择信号SS1和SS2，串选择线SSL和GSL分别与ST1和ST2的栅相连。门电路34中晶体管的所有栅极与由译码器MRD511提供的块字线BWL511相连，在选择其中的目前块MCBK511时，MRD511激活。标准行译码器MRD511在“与非”门38的输入端接收来自图2的行预译码器14的块选择信号PI、QI和RI(I为0到7)。“与非”门38的输出和由图2的标志译码器26产生的冗余块信号FI6B加于与非门40的输入端。“与非”门40的输出节点与块字线BWL511及高压开关泵50的输出相连。来自“与非”门40的输出被引到NMOS晶体管46的栅，该晶体管通过反相器44接在SSL的节点与地之间。晶体管46的栅与接在标志串选择线FSSL的节点与地之间的NMOS晶体管48的栅相连。在未选择块MCBK511和FCBK511时，晶体管46和48使串选择线SSL和标志串选择线FSSL下降至地电平。标志单元阵列22具有与如MCBK511的标准行块的单元串32结构相同的标志单元串52，每个标志单元串由标志选择晶体管FST1和FST2及标志单元晶体管FMC1-FMC16构成。但是，应注意，标志字线FWL0和FWL1及标志位线FBL0-FBL4的设置及互连结构与标准行块MCBK511的很不同。标志字线FWL0，标志单元块的第一字线通过布设的四根字线形成每根皆与沿行方向设置的标志单元晶体管的控制栅相连。另一标志字线FWL1，作为块FCK0的第二字线，通过布设的其余十二根字线形成，每根皆与也沿行方向设置的标志单元晶体管的控制栅相连。即，标志单元串52中第一至第四标志单元晶体管FMC1至FMC4的控制栅皆与标志字线FWL0连接，通过标志门晶体管FSST0与标志字线源信号FS0相连，第五至第十六晶体管FMC5-FMC16的控制栅与标志字线FWL1连接。通过标志门晶体管FSST1与标志字线源信号FS1相连。标志字线FWL0用作标志单元块FCBK511中的选择字线，而FWL1用作非选择字线。这种与标志字线的互连形式使其可以保证由编程形成的截止单元(off-cell)的检测稳定性，这是因为即使在最坏情况下一个标志单元串中的四个所选单元晶体管中有三个单元晶体管故障，其余一个标志单元晶体管也可以提供截止单元(off-cell)的信息。标志串选择线FSSL与标志串选择晶体管FST1的栅相连，通过标志门晶体管FSST1接收标志串选择信号FSS1。另一标志串选择晶体管FST2的栅与标志串选择线FGSL相连，其通过标志门晶体管FSST2接收标志串选择信号FSS2，所有源pfFST2与标志共同源线FCSL相连。标志门晶体管FSST1、FSST0、FSST1和FSST2的所有栅皆从标准行译码器MRD511接到块字线BWL511。同时，标志位线FBL0-FBL4中的每根皆与三个标志单元串并联。标志位线与标志单元串间的并联连接有利于提高检测故障块时检测导通单元(on-cell)的检测速度，这是因为导通单元的电流通过多条通道(例如三条电流通道)流到地的缘故。而且，即使在最坏情况下，相应于一条位线的三串中的两个标志单元串含故障，也足以由其余一串成功地进行检测操作。结合如以下的表1说明标志单元阵列22中的编程和擦除操作。表1示出了将所选标志单元块如FCBK511编程和擦除的情况。表1</tables>在编程前，所选标志单元块进入擦除状态，其中，如表1所示，块字线BWLm(m为0到511中之一)上升到Vcc(电源电压)，标志字线源信号FS0和FS1保持0V，而标志串选择线FSSL和FGSL及标志共同源线FCSL和所有标志位线皆浮置(意思是没有加偏置的情况)。这样，所有标志单元晶体管皆具有作为导通单元的负阈值电压。为了设定标志单元块的编程条件，如表1所示，标志字线源信号FS0和FS1的电压电平变为Vpgm，约18V，即，施加到标志字线FWL0和FWL1，每个皆通过其栅与Vpgm+ΔV的块字线BWLm相连的门晶体管FSST0和FSST1(该电压电平具有通过门晶体管的编程电压Vpgm而没有被阈值电压产生压降)。在这种操作的同时，标志串选择线FSSL保持在Vcc，FGSL和FCSL下降到0V。同时，加于所选的标志位线的电压为0V，而未选的位线为Vcc。另一方面，在用标志单元块操作程序期间，相应的标准块，如对应FCBK511的MCBK511没有激活，这是因为即使块字线BWL即BWL511变为Vpgm+ΔV，串选择信号SS1和SS2、字线源信号S0-S15仍保持0V的缘故。下面将对关于标志单元块的冗余编程进行更详细的说明。图4-7依次示出了可应用的块部分的电路结构，例如，标志读出放大器24、标志译码器26、块选择控制器28、及行预译码器14。参见图4，读出放大器24由电流源60、隔离电路70、三态反相器80、锁存器90和反相器101构成。电流源60由PMOS晶体管62构成，其中栅接参考电压Vref，漏接Vcc。关于隔离电路70，耗尽型晶体管72和NMOS晶体管74接在标志位线FBLi(I为0到4中之一；即实际上由图4所示五个读出放大器构成图1的结构)和与晶体管62的源相连的检测节点SENSEi(I是0到4中之一)之间，它们的栅分别接标志位线屏蔽信号BLSHF1和BLSHF2。众所周知，三态反相器80由一对其栅接检测节点SENSEi的PMOS和NMOS晶体管82和83，另一对其栅响应启动信号LEN的PMOS和NMOS晶体管81和84构成。锁存器90的输入接三态反相器80的输出节点86。根据锁存器90的输出产生故障块状态信号SOi和SOiB(I为0到4中之一)，从而加到标志译码器26。因而由如图4所示的五个读出放大器产生的故障块状态信号的位数等于图3中标志位线FBL0-FBL4的位数。参见图5，为了建立每个修复块选择信号，故障块状态信号SO0-SO4和它们的补偿信号SO0B-SO4B加到“与非”门110-116的输入端。将“与非”门的故障块状态信号的输入设置设定成相对于F0B-F30B从SO4B-SO3B-SO2B-SSO1B-SO0B到SO4-SO3-SO2-SO1-SO0的二进制组合规则(ruleofbinarycombinations)。“与非”门的输出通过“或非”门118-120和反相器122-124产生修复块选择信号F0B-F30B。可以看出，目前状态下修复块选择信号的数变成从F0B到F30B的31个，这是因为用五位的故障块状态信号的编码组合中的一个即“11111”来识别其相应块的标准状态(非故障)的缘故。数字31代表可用于标志单元块的编程图形数。根据带有故障块状态信号SO0-SO4的编码的组合，建立的对修复块选择信号F0B-F30B的说明列于表2中，在该处相应于修复块选择信号的所选修复块(参与冗余的顺序替换的块，可以是冗余行块或可以是标准行块)。例如，在表2中，当带有故障状态信号SO4到SO0的相关代码设定成“01111”时，修复块选择信号F15B启动，然后选择冗余行块RCBK15。否则，为激活标准行块MCBK511的F16B提供SO4-SO0的编码“10000”作为修复块。通过表2容易理解，按从第一冗余行块RCBK0到最低有效的标准行块MCBK0的顺序进行顺序替换的情况，例如按RCBK0、RCBK1、...、MCBK511(最高有效标准行块)、MCB510、...、的顺序。表2</tables>如上所述，由于故障块状态信号数相应地等于标志位线数，例如SO0-SO4对应于FBL0-FBL4，以下的表3列出了有关标志位线的编程数据位组与冗余替换块间的关系，随着故障块数的增加，还示出了标志位线的编码结构与故障块状态信号的编码结构相同的情况。表3</tables>参见图6，块选择控制器28通过接收“与非”门150和152的输出的“或非”门154产生标准行译码禁止信号XDdisB。“与非”门150的输入端与“或非”门142和144的输出相连，“与非”门152的输入端与“或非”门146和148的输出相连。“或非”门142-148的输入与“与非”门126-140的输出相连，每个“或非”门接收两个“与非”门的输出信号。给每个“与非”门126-140按顺序加四个修复块选择信号，使F0B-F3B加到“与非”门126等上。行译码器禁止信号XDdisB加到行预译码器14上。现在，参见图7，行预译码器14有相应于三组预译码信号P0B-P7B、Q0B-Q7B和R0B-R7B的三组译码器。为了产生P0B-P7B，“与非”门156-158接收行地址信号A12到A14(包括它们的补偿信号A12B到A14B)，反相器160到162把“与非”门的输出信号转换成第一组预译码信号P0B-P7B。为了产生Q0B-Q7B，“与非”门164-166接收A15-A17(包括它们的补偿信号A15B-A17B)，而且还接收由块选择控制器28产生的行译码器禁止信号XDdisB，这意味着在XDdisB变成低电平导通状态时，第二组预译码信号Q0B-Q7B切断。即，由此所有处于用Q0B-Q7B进行编码控制状态下的标准行块将不激活。Q0B-Q7B通过反相器168-170引导到“与非”门164-166的输出。第三组预译码信号R0B-R7B通过“与非”门172-174和反相器176-178产生，每个“与非”门172-174接收行地址信号A18-A20(包括它们的补偿信号A18B-A20B)。预译码信号加到如图2或3所示的标准行译码器。从现在开始，结合图8会清楚该替换和映射机制，图8是本发明存储器读操作期间的时间流程。如图8所示，操作顺序包括命令/地址输入周期、标志检测周期和读周期的顺序。在命令/地址输入周期，响应命令锁存启动信号CLE和写启动信号WE的激活，允许命令信号CMD通过输入/输出针IO0-IO7进入，确定一种工作模式。假定此时限具有读操作命令信号。在接收命令信号CMD及第一低电平转换WE后，响应随后的低电平转换WE，通过输入/输出针IO0-IO7八位部分施加地址信号A0-A20。假定标准行块MCBK0当作第十七个故障块(图8中标出的所有数字皆相应于MCBK0选择)，在MCBK0的地址出现时，将在标志检测周期中进行关于其相应的标志单元块FCBK0的检测工作。在命令/地址输入周期中，由于在标志读出放大器24中，参考电压Vref为Vss，标志位线屏蔽信号BLSHF1和BLSHF2分别为Vss和Vcc，所以，检测节点SENSEi上升到Vcc作为预充电电平，标志位线FBL0-FBL4保持约2V的预充电电压电平，该电平不会被耗尽型晶体管72的阈值电压降低。在完成了地址接收后，标志单元检测操作便由其开始。应该注意的是，第十七故障块MCBK0超出了十六个冗余行块形成的冗余能力，相应于图2或3所示的标志单元块FCBK0，其中标志位线FBL0-FBL4已设定成编程代码“10000”，以便用其相应的修复块MCBK511进行替换，如表3所示。首先，Vref从Vss上升到1.5V，以切断电流供应。在标志单元块FCBK0中，由于BWL、FSSL、FS0、FS1、FGSL和FSSL分别为Vcc、Vss、Vcc、Vcc和Vss，所以FBL0-FBL3全为“0”，但FBL4不是，与FBL4相连的标志单元晶体管变成截止单元，而与FBL0-FLB3相连的标志单元晶体管变成导通单元。因为有电流流过导通单元，所以相应于FBL0-FBL3的检测节点SENSE0-SENSE3下降至Vss，同时相应于FBL4的检测节点SENSE4保持现在电压电平Vcc。同时，提供每个标志位线的电容为3pF，流过导通单元的电流值为5μA，标志位线的电压电平从2V降低到约1.8V所用时间t可以由下式得到。t=c.ΔVI=3×10-12×0.23×5×10-6=40(ns)]]>上述等式的结果的意思是读出放大器可以在40ns内检测导通单元的存在，所以与导通单元相连的标志位线的电压至少减小0.2V，这可以使电压涨落足以用于在检测节点上的检测，该节点的电容比标志位线电容低很多。而且可以通过加倍与一个标志位线并联的标志单元串的数来加速导通单元检测时间的缩短。这种检测速度的提高可能包含于替换的冗余时间的减少。再回到图8，在利用了相应于标志位线FBL0-FB3的检测节点SENSE0-SENSE3以后，该FBL0-FBL3与on-flag单元相连，启动信号LEN变为高电平，由此故障块状态信号SO0-SO3通过三态反相器80和锁存器90降至低电平，而SO4为高电平。用SO4-SO0组合的代码“10000”加到标志译码器26上，使第十七个修复块选择信号F16B激活，而其它修复块选择信号皆为高电平。图6中的所选修复块选择信号F16B使行译码器禁止信号XDdisB激活。图7所示的导通的XDdisB可以产生低电平的行预译码信号Q1，该信号不使MCBK0激活。注意参见图3，在参与到FCBK511和MCBK511的行译码器MRD511中，行预译码信号Qi使“与非”门38的输出变成高电平，修复块选择信号F16B使“与非”门40的输出保持在高电平，由此，使块字线BWL511上升到Vcc，从而激活MCBK511，作为故障块MCBK0的修复块。此后，标准读操作开始，从替换的块MCBK511中读取数据。标准读取操作的更进一步说明已是本领域众所周知的。另外，在利用上述方式发现的另外的故障行块如MCBK3为第十八故障块时，用于替换MCBK3的修复块将是MCBK510。在制备自动映射结构的标志单元块时，涉及替换能力的组合代码的数量并不限于本实施例的数量。如上所述，根据本发明的非易失存储器明显的优点在于，在进行自动坏块映射时无需用户参与，从而将伪可用块按顺序设置于主存储单元阵列中，就好象实际上含有一块或多块故障块的块为非故障块一样。而且，由于非易失单元用于标志单元块中作状态识别单元，且为了提高检测速度提供互连结构，所以其电流消耗可以比常规熔丝烧断编程冗余中的电流消耗进一步减少，有利于需要进行更快读操作的高密度存储器。尽管已公开了本发明的一个实施例，但是应该明白，依据本发明可以有其它实施例和变形，如用列替换的映射结构。权利要求1.一种具有由多个标准单元块和冗余块组成的存储单元阵列的半导体存储器，所述存储器包括相应于所述标准单元块设置的多个标志单元块，每块存储了关于其相应的标准单元块的一个唯一信息；及用修复块替换所述标准单元块的故障块的装置，所述修复块包括所述冗余块和一块或多块所述标准单元块，在所述故障块数量超过所述冗余块数量时，所述一块或多块所述标准单元块按一定顺序参与替换操作。2.如权利要求1的半导体存储器，其中，所述先后顺序是从最大有效位数的块到最小有效位数的块。3.如权利要求1的半导体存储器，其中，每个所述标志单元块包括多个标志单元串，具有串联连接在一对标志串选择晶体管之间的多个标志单元晶体管；多个标志字线，每根皆被布设到多根字线，该多根字线连接到所述标志单元晶体管的控制栅；多根标志位线，每根皆接到多个所述标志单元串。4.如权利要求1的半导体存储器，其中，所述装置包括读出放大器，用于检测来自所述标志单元块的所述唯一的信息，以便产生故障块状态信号；标志译码器，用于响应多个所述故障块状态信号，产生修复块选择信号；及块选择控制器，用于响应所述修复块选择信号，产生标准行译码器禁止信号。全文摘要一种具有由多个标准单元块和冗余单元块组成的存储单元阵列的半导体存储器,包括:相应于标准单元块设置的多个标志单元块,每块存储了关于其相应的标准单元块的唯一个信息;及用修复块替换标准单元块的故障块的装置,所述修复块包括冗余块和一块或多块标准单元块,在故障块数量超过冗余块数量时,一块或多块标准单元块按一定顺序参与替换工作,该半导体存储器的功能是不用用户的参与,便能自动进行坏块映射,从而将准可用块按顺序设置于主存储单元阵列中。文档编号G11C29/44GK1178989SQ97120088公开日1998年4月15日申请日期1997年10月6日优先权日1996年10月8日发明者李城秀,林瀛湖申请人:三星电子株式会社