专利名称：高速随机码调制的数字实现方法
技术领域：
本发明涉及一种信号调制的技术领域，尤指一种用于模拟雷达回波的高速随机码调制的数字实现方法。
雷达主要应用于航天、军事等领域，随着现代科技地飞速发展，对雷达定位的精确度及对雷达控制的各种要求也就相应越来越高，因此有许多用于雷达领域的新设备、新系统或一些新的控制方法不断产生，而这些设备、系统或方法必须经过严格可靠地测试、试验才能在实际中应用，而它们在研发过程中所做的试验又不可能拿到实际环境中去测试，因此必须有一模拟仿真设备来完成此调试工作。
现在模拟雷达回波大多都采用模拟方法实现，如
图1所示，其主要包括随机码发生器11、可调的正弦波发生器13、可调的时延控制电路12以及一乘法器10。以模拟二相随机码雷达的雷达回波为例，二相随机码连续波的雷达回波经混频放大后可以用下述形式表示V＝AtWr(t)u(t-τ)cos2πft其中，At为每个t对应的随机码的幅度；Wr(t)为雷达发射机开关函数；u(t-τ)为延时的随机码，是几十兆的方波；f为运动目标产生的多普勒频移。上式相当于做一个正弦波的脉冲调制，其调制过程通常是这样完成的先由随机码发生器11产生一随机码送入可调时延控制电路12，可调时延控制电路12根据所需时延τ的不同将随机码延时后输入至乘法器10中，另一方面可调正弦波发生器13根据多普勒频移f值的变化产生相应的正弦波数据也送入乘法器10中，最终由乘法器10根据输入的数据完成此函数的组合逻辑运算并输出模拟的雷达回波波形。由于所涉及到的随机码是高速随机码，因此需要具有数十兆带宽的乘法器来完成，但是乘法器的成本高、制造困难，且需要的带宽越高其乘法器的价格就越昂贵、制造也就越困难，同时幅度也可能受到限制，所以使用此模拟方法实现调制是相当不方便的。另外，在调制过程中为了模拟不同目标反射的雷达回波，时延τ和多普勒频移f均需要不断的变化，但采用此模拟方法是很难控制其变化的，而且可靠性也会受影响。
有鉴于此，本发明的目的在于提供一种高速随机码调制的数字实现方法，其采用的数字方法更易实现对调制系统的控制，从而提高了可靠性，且可降低整个调制系统的硬件成本。
为达到上述目的，本发明提供了一种高速随机码调制的数字实现方法，其特征在于该方法至少包含以下的步骤a.通过计算机输入所需参数，并送至可编程逻辑控制器件中；b.由随机码发生器产生随机码送入可编程逻辑控制器件中；c.可编程逻辑控制器件先将随机码延时，并根据输入参数查表读取数据，然后做组合逻辑运算，最后将数据送给数/模转换器；d.数/模转换器将数字量转化为模拟波形输出。
其中，所需参数至少包括时延τ的个数以及多普勒频移f的值。所述的查表是指根据多普勒频移f值查正弦波表，其设置于存储器中。所述的组合逻辑一般是根据调制模型的函数来确定的。
一种采用高速随机码调制数字实现方法的装置，至少包含计算机、随机码发生器，其还进一步包括一存储器、一可编程逻辑控制器件(FPGA)和一数/模转换器；其中，计算机用于输入参数至FPGA，并配合FPGA控制数据输入及装置运行；存储器用于存储预先设置的数据，供FPGA查询调用；随机码发生器负责给FPGA输入一随机码；FPGA根据输入的数据将随机码延时、查表读取数据、计算，并将结果输出至数/模转换器，同时用于控制调制的流程及装置的运行；数/模转换器用于将FPGA所产生的数字量转化为模拟波形输出。
其中，存储器中至少设有正弦波表。所述的参数至少包括时延τ的个数以及多普勒频移f的值。
本发明所提供的高速随机码调制的数字实现方法，其采用数字方法实现，经使用证明该方法相对于现有的模拟调制方法而言更为简单，且可靠性也提高了；其调制的大部分工作都是在数字阶段完成的，这样更利于控制整个调制过程的运行，且时延τ和多普勒频移f值均由计算机直接输入，也便于用户控制，从而提高了系统的可控制性。另外，它采用FPGA取代了原有的高速模拟乘法器，从而大大降低了整个调制系统的硬件成本。
下面结合附图及具体实施例对本发明再作进一步详细的说明。
图1为现有技术实施的示意图。
图2为本发明的较佳实施例框图。
请参见图2所示，在采用本发明进行模拟二相随机码连续波雷达回波调制时，用户先通过计算机21输入所需产生雷达回波的τ的个数和f的值，其中τ的个数在1～12之间，每个τ约为50ns；f值在1KHz～60KHz之间，每个f间隔2KHz。计算机同时会判定τ和f的有效性，如果τ和f有效，则送入FPGA20中。另一方面，随机码发生器23也将随机码送入FPGA20中，FPGA20接收到τ和f值后，首先根据不同的τ将所输入的随机码延时，再根据不同的f到存储器22预先设定的正弦波表中读取相应的数字化的正弦波数据，然后两者的数字化量再做组合逻辑运算，实现开关函数，最后将结果送至数/模(D/A)转换器24中。D/A转换器24收到FPGA传送来的数据后，将数字量转化为模拟波形输出，即输出模拟的雷达回波波形。由于FPGA是可编程的数字化芯片，因此，整个处理过程的控制，比如查表、各参数之间的调用以及处理步骤的安排等等均由FPGA中所编的程序来控制，如此使得整个调制过程具有极高的可控制性，而且简单易行。
以上所述仅为本发明的一较佳实施例而已，并非用于限定本发明的保护范围。
权利要求
1.一种高速随机码调制的数字实现方法，其特征在于该方法至少包含以下的步骤a.通过计算机输入所需参数，并送至可编程逻辑控制器件中；b.由随机码发生器产生随机码送入可编程逻辑控制器件中；c.可编程逻辑控制器件先将随机码延时，并根据输入参数查表读取数据，然后做组合逻辑运算，最后将数据送给数/模转换器；d.数/模转换器将数字量转化为模拟波形输出。
2.根据权利要求1所述的方法，其特征在于所述的参数输入至少包括输入时延τ的个数以及多普勒频移f的值。
3.根据权利要求1所述的方法，其特征在于所述的查表是指根据多普勒频移f值查正弦波表，其设置于存储器中。
4.根据权利要求1所述的方法，其特征在于所述的组合逻辑是根据调制模型的函数来确定。
5.一种采用高速随机码调制数字实现方法的装置，至少包含计算机、随机码发生器，其特征在于还进一步包括一存储器、一可编程逻辑控制器件和一数/模转换器；其中，计算机用于输入参数至可编程逻辑控制器件，并配合可编程逻辑控制器件控制数据输入及装置运行；存储器用于存储预先设置的数据，供可编程逻辑控制器件查询调用；随机码发生器负责给可编程逻辑控制器件输入一随机码；可编程逻辑控制器件根据输入的数据将随机码延时、查表读取数据、计算，并将结果输出至数/模转换器，同时用于控制调制的流程及装置的运行；数/模转换器用于将可编程逻辑控制器件所产生的数字量转化为模拟波形输出。
6.根据权利要求5所述的装置，其特征在于所述的存储器中至少设有正弦波表。
7.根据权利要求5所述的装置，其特征在于所述的参数至少包括时延τ的个数以及多普勒频移f的值。
全文摘要
本发明公开了一种高速随机码调制的数字实现方法,该方法至少包含以下的步骤:a.通过计算机输入所需参数,并送至可编程逻辑控制器件中;b.由随机码发生器产生随机码送入可编程逻辑控制器件中;c.可编程逻辑控制器件先将随机码延时,并根据输入参数查表读取数据,然后做组合逻辑运算,最后将数据送给数/模转换器;d.数/膜转换器将数字量转化为模拟波形输出。该方法采用数字芯片实现,从而增强了系统的可控制性,提高了可靠性,同时也降低了硬件成本。
文档编号G01S7/40GK1327160SQ0010903
公开日2001年12月19日 申请日期2000年6月5日 优先权日2000年6月5日
发明者余道衡, 董永红, 晋明武 申请人:北京闻亭科技发展有限责任公司