专利名称：电子元件的检验方法
技术领域：
本发明涉及电子元件的检验方法。具体地说本发明涉及用于对生产线出口处的批量电子元件进行检验的领域，特别是用于对存储器式的电子元件进行检验，尤其是对闪速存储器式的电子元件进行检验。在现有技术中，公知的检验方法可以对多个同种元件反复进行检验，这些元件来自同一批制造的产品，或者来自单个或多个生产线。本发明旨在提供一种检验方法，能够逐步减少对同种元件进行相同检验的时间。
在现有技术中，已知一种对电子元件，例如对集成电路的存储器元件进行检验的机器。通常，在生产线的出口处存储器元件都排列在称作“晶片”的薄上。一个晶片可以包括上百个需检验的存储器元件。晶片的每一个存储器元件进行整体检验，对各个元件单独进行并且与薄片其它元件上需进行的其它检验无关。
一个电子元件主要包括一些存储单元及一些输入和输出，这些输入和输出可以与单元的输入和输出端相连。例如，一个存储元件可以有256K个存储单元，每个存储单元有一个输入和一个输出端。另外，在一个例子中的，存储元件可以有32个输入和32个输出。通常，这种电子元件的一个存储器单元是一个晶体管。在一个例子中，晶体管可以具有8个不同的输出状态。在该例子中，对于需要检验的电子元件来讲，一个存储器单元可以处在8个不同的电压电平下，由于电子元件的尺寸关系，这些电平值为1.5-2.5V。因而存储单元的一个电平值经编码后成为3比特。
在现有技术中，人们知道的检验机器能够按顺序对电子元件的各个存储器单元进行检验，以便确定电子元件是否有用。以前通常根据理论来确定检验的特性和方式。特别是从理论上来提供一个有待传送到各个检验存储器单元中的检验信号的过程模式，并根据这些检验信号从理论上确定状态模式，由于初始传送的信号的特性和过程模式，所以从理论上来讲存储器单元应当通过所述的状态模式。
由于理论检验的过程模式在起动时就得到确立，所以当设计元件时，为检验这种元件所确定的时间应该考虑到检验结果的可靠系数。此外，检验的过程模式及其实施的时间没有考虑改善实现生产。因为，改变检验的某一个过程模式或检验时间均会造成理论上难以计算的结果。因此，初始理论检验的过程模式没有改变，或者说即使改变也非常小。因此检验时间要比估计可能用的时间多很多。因而在现有技术中，对电子元件的检验要化很长的时间。
在现有技术中，为了稍微减少电子元件的总检验时间，在所知道的一个检验方法中，同时对元件的多个单元进行检验。由于一个元件可以有多达32个输入，因此在该情况下可以同时检验该元件的32个单元。每一个检验在于在一定的时间内传送一个非单调电信号，但这样会出现信号的耦合问题。因为要根据理论来确定检验，使这些检验能够同时进行传送。反之，如果想要改变某些检验，就有可能出现这些耦合问题。因为，在元件的32个输入上发送到该元件的待检验的32个单元中的不同信号的组合是相当复杂的，所以这些组合不可能容易地进行最佳组合。因此在现有技术中，将建立起的检验过程维持在原来的状态，调整不到任何连续的最佳状态。
本发明目的旨在解决上述问题，提供一种能够使对电子元件进行的检验时间逐步达到最佳程度的检验方法。本发明提出的方案在于对电子元件进行检验的方法，例如在第一阶段将一个信号传送到元件的待检验的单元中。该传送的第一信号并非单调信号。通常，该信号是复合形的，它由一个过程模式确定，该过程模式是在某一时间内的各种不同数值的链接。
例如该信号可以由一个数模转换器发送，该数模转换器将相应的数值表转换成有待进行检验的过程模式数值。因此数模转换器由一个时钟控制，该时钟可以确定电信号的发射速度，因而也就能够控制该信号的发射时间。特别是将该信号发送到有待检验的元件的一个单元中。
接收单元在一定的时间后发射一个响应信号。测量该响应信号，所述响应信号通常是包括一个电状态模式的电信号，所述单元在接收信号的作用下通过该状态模式。在所述的特定例子中，由于单元处于8个不同的状态，因此单元的状态模式例如可以用一条曲线表示，该曲线具有8个不同水平段。然后判断得到的该状态模式是否符合需要的状态模式。也就是说，将得到的状态模式与可以接受的标准状态模式进行比较，对于状态模式的基本步骤来讲，得到的状态模式可以大于标准状态模式，也可以小于标准状态模式。
本发明的方法提议通过压缩初始信号的过程模式时间再一次进行检验。这样，就发送其总体特征与第一次发动信号相同的相同信号，所不同的是缩短了所用的时间。因此更快地实现了单元通过的状态模式，状态模式本身的时间更短了。然后，如果获得的经压缩的状态模式与希望的同样经压缩的状态模式相符或不符，则接受或拒绝该元件。
用与压缩初始传送信号相同的方法压缩需要的初始状态模式，就可以得到需要的压缩状态模式，压缩初始传送信号是为了得到具有压缩过程模式的信号。随着元件的检验，为了逐渐减少检验时间，例如，可考虑把该传送信号的新过程模式作为传送到一个新的待检测元件的信号。在这种情况下，用压缩过的检验时间直接对一个新元件进行检验。
因此，本发明涉及的是检验电子元件的方法，其中-在第一阶段将具有非单调的第一过程模式的第一信号传送到元件的第一个单元中；-测量表示成第一单元的第一电状态模式的结果；-如果第一状态模式满足所需要的状态模式，则接受该元件，其特征在于-压缩第一信号的过程模式时间，-测量相应状态的压缩模式，-如果压缩过的状态模式满足所需要的压缩模式，则接受该元件。
通过下面结合附图的描述将会更清楚地理解本发明。这些附图仅作为本发明的非限定的例子。这些附图为
图1是根据本发明方法检验的电子元件示意图；图2a是本发明检验方法的信号总体过程模式；图2b是可以用本发明检验方法得到的总体状态模式；图3是根据本发明检验方法逐步减少时间的图表。
如图1所示，本发明方法用于对电子元件1进行检验，该电子元件例如处于薄片2上。薄片2上可以有多达几千个需要检验的电子元件1。薄片2通常称作“晶片”。在本发明的优选实施例中，薄片2包括一些集成电路，每个电路包括至少一个存储元件1。存储元件1例如可以是闪速只读式存储器。每一个排列在薄片2上的存储元件1都应当根据本发明的检验方法进行检验。
具体地说，存储元件1包括一些存储器单元3，必须使每个存储器单元3得到检验。通常，必须使薄片2上的每个存储器单元3都得到检验。
例如一个存储器单元3是一个晶体管。例如，一个晶体管可以是一个简单晶体管。在图2所示的例子中，存储器单元3是一个带有双栅极的晶体管，使其包括一个能够接收不同电压的输入通路4，而且还使其包括一个输出通路5，该输出路径根据接收到的输入信号以及存储器单元的存储状态传送输出信号。输出信号同样也有不同的电压。在图2所示的例子中，由于晶体管包括双栅极，所以输出5的输出信号可以具有8个不同的状态。
由于所涉及的电子元件很小，所以必须传送低压信号。因此，输入通路4处的输入信号通常为1.5-2.5v电压。这种信号可以通过存储元件1的一个分接输入6发送到通路4中。事实上存储器1例如可以分别有16个或32个分接输入和16个或32个分接输出。但是一个电子元件1通常有32个以上的存储器单元，因此输入分接上发送的一个信号还可以有一个地址信号，以便在电子元件1的存储器单元中设定一个待检验的存储器单元。在存储器单元3的输出5上发送的信号在存储元件1的输出分支7处得到接收。根据输入分支的数量，例如存储元件1的6个输入分支，就可以同时与相同数量的存储器单元联通。
本发明电子元件1的检验方法主要包括图2a所示的信号S1传输，在时间T1内，输出信号S1。信号S1的形状复杂，它不是单调信号。因为对于检验Test1来讲，图2a所示的信号S1开始是数值V1的固定相，然后突然下降到V0，再慢慢上升到V2，此后又重新下降到V0，接着按照线性方式逐渐上升到V3，最后在该V3值保持恒定。这种形状是任意的。它表示初始信号非单调的复杂特性。信号S1的特征在于过程模式。因为，在数值V0,V1,V2和V3之间的不同变化以及与每一个数值相关的时间形成了过程模式。因此该信号S1通过存储器单元3的输入路径4和电子元件1的输入接口6发送到存储器单元3中。
在存储器单元3的输出5以及最后在电子元件1的一个输出分接7处反馈一个由传送信号S1产生的结果。该结果由一组按顺序排列的状态构成，在接收信号S1后存储器单元3通过这些状态。例如，一个结果可以是图2b所示的那种信号S2。在该例子中，信号S2是一系列不同数值的水平段(此处是任意的)先是E1，然后E0，再E2,E3，之后重新又是E1。
将该信号S2与所希望的电状态模式或结果的状态模式进行比较。结果，希望的状态模式具有高和/或低的接收标准。因为，对于每一个水平段的确切时间来讲，希望的状态模式的接收标准可以是随意的，而对于所希望的平台本身所处的位置来讲，该接收标准也是随意的。每一个平台均有一个与其它平台相关的时间间隙。
对于所做的检验来讲，如果判断可以接受存储器单元3，则重新根据本发明的方法对该存储器单元3进行检验。为此，利用信号S1’，使S1’的过程模式时间正比于信号S1的过程模式时间。该传送信号S1’的时间等于T2，并使T2小于T1。因而对存储器单元3输出的信号S2’进行研究。信号S2’由存储器单元3的电状态压缩模式构成。如果得到的状态压缩模式与该存储器单元希望得到的压缩状态模式相符，则判断可以接受电子元件。通常预料信号S2’暂时会与信号S2成正比，使信号S2和信号S2’之间的差主要在于存储器单元通过的状态的各个时间成比例地减少。因此，接收该状态压缩模式的标准也分别降低。
在一个变型中，可以只压缩信号S1的时间部分。因而得到S2形式的响应，如果检验有效的话，该S2根据响应也减少相同的部分。
在这些情况下，当用压缩信号S1’对存储器单元3进行检验时，如果重新判定该存储器单元符合要求，则可以决定对电子元件1的其它存储器单元进行检验，也可以用输入信号S1’决定其它电子元件1，以便进行检验Test1。这样，对于所做的各个新检验来讲，可以缩短T1和T2之间的时间差。另外，可以反复进行这种检验，以便在将得到的输出信号保持在符合要求的前提下逐步缩短检验Test1的时间。
在第一种变型中，根据本发明方法可以决定只对电子元件的单元进行重复检验。这样，就一个单元接一个单元地逐渐减少检验时间。在第二个变型中，可以决定只在对逐个单元新检验有效以后才利用压缩的检验时间。
在本发明的优选例子中，为了压缩过程模式S1的时间T1，可以使用一个时钟。因为，在该检验中，信号S1的特征已经记录在一个表中。根据时钟的节律依次阅读该表，以便数模转换器将该表提供的数据转换成相应的电信号。时钟可以通过数模转换器确定记录在该表中的数值转换速度。因而根据所选择的速度得到的信号具有与数值相同的特征，但执行起来可以快些或馒些。在这种情况下，不论相应信号发射的时间有多长，信号S1包括与该表中提取的相同取样数。
在一种变型中，设置一个转换速度一定的调节时钟。在这种情况下，为了改变某一给定信号的发射时间，可以制定一个缩减表。在第一表的各数据中进行取样以后就可以得到这种缩小表。这样，得到的第二表包括与第一表完全相同的特性，但它得到一个其时间比第一表的时间少的信号，其原因在于它读取的取样数较少。但该变型不易实施，因为它要求制定多个表，以便得到多个压缩时间或多个需要发送信号的过程模式。
电子元件的一个单元可以进行多个检验。例如，可以对该电子元件进行需要的检验Test1,Test2，直至TestN。对于每一个检验来讲，均可以使用本发明的方法。因此，对于每个检验来讲，可以压缩各个具有非单调过程模式的S1形信号的发射时间。本发明的优点在于可以单独压缩检验Test1,Test2…TestN的每一个时间。因此每次检验都可单独优化。
此外，本发明的电子元件，尤其是存储器1包括若干输入分接6和若干输出分接7。因此可以同时检验若干个位于该电子元件1中的单元3。因为利用每一个输入分支6，可以分别作用到电子元件1内相同数量的单元3。因而可以将一个与指定检验对应的S1形信号发送到各个单元上。同时，从一个单元发送到另一个单元的与当前所做检验相关的信号可以不同。同样，根据本发明的方法，可以分别减少每一个检验的发送信号时间，而每一个检验均是用各自的方式对一个单元进行的。
由于在这种情况下，信号在同一电子元件的分支上同时进行发送，而且这些分接非常靠近，所以就有可能出现与信号发射频率有关的辐射。因为可以观察到各个分支发射或接收到的信号之间的耦合现象。在这种情况下，本发明方法提出通过同时进行检验就可将完成检验的时间达到最佳，应当同时将所述检验发送到需进行检验的所有单元上，从而当根据本发明方法缩短检验时间时也考虑了上述耦合现象。因为如果改变发送信号的模式，则可能对发送的其它信号产生干扰，或者对输出得到的电状态产生干扰。这样，如图3所示，就会先后或同时进行所有的检验Test1,Test2,TestN，此时的压缩系数为Tr1。然后可以再进行这些检验，此时为更大的压缩系数Tr2(时间更短)。通过在表中打X来考虑检验电子元件的检验结果。对于系数Tr3来讲，既然在所有按系数为Tr2的检验中已知一个电子元件是理想的电子元件，则只有检验Test2才能正确判断该电子元件。在这种情况下，如果对电子元件1的其它所有单元或电路(或对其它电子元件)进行实地检验时，则可以确定系数Tr3只能用于检验Test2，系数Tr2应当用于其它检验。由此用最短时间同时进行检验Test1到TestN。
在本发明的方法中，可以在一个检验，例如对一个单元3的检验Test1中得到的最小压缩时间和初始规定时间T1之间建立一个比值。这样就可确定两个压缩比值。可以确定一个对指定单元和指定检验实现的压缩比值。了解这些压缩比值就可以根据一个评估的表格判断单元和更全面地判断含有该单元的电子元件，所述表格可以比好坏之间的分类更精确。因为，可以为这些电子元件建立一个性能价值表。例如可以指出那些合格的电子元件，并根据不同检验得到的压缩比对它们进行分类。这样就可以根据这些数值的范围对检验的电子元件分类，它可以鉴别为比期望的数值更理想的那些较佳元件。同样，也可以对那些不好的电子元件进行分类。
本发明的检验方法还可以用来检验例如存储式电子元件在一定时间以后的阅读和书写能力。因此，要在对应发送信号S1的阅读运行和对应测量结果S2的阅读运行之间进行时效处理。这种时效处理主要在于逐渐使电子元件经受温度变化。因为，用几个小时，通常用2个小时进行的时效处理就相当于理论上的6个月的时效处理。然后根据这种次序对老化的电子元件用本发明的方法进行检验。
在对存储器单元进行检验时，通常在各个检验结束后，删除存储器的所有内容，以便在检验以后成为完全没有使用过的存储器。
权利要求
1．一种检验电子元件(1)的方法，其中-将具有非单调第一过程模式持续时间为(T1)的第一信号S1传送到元件的第一个单元中；-测量表示成第一单元第一个电状态模式的结果(S2)；-如果第一状态模式满足所需要的状态模式，则接受该元件，其特征在于-压缩第一信号过程模式的时间(T2)，-测量相应状态的压缩模式，-如果压缩过的状态模式满足所需要的压缩模式，则接受该元件。
2．根据权利要求1所述的方法，其特征在于用时钟确定第一过程模式元件链距，使该时钟的步距能够减少。
3．根据权利要求1或2所述的方法，其特征在于根据第一过程模式的采样建立一个表，使过程模式的具有该表一系列采样的信号发送时间对应于过程模式的压缩时间。
4．根据权利要求1至3之一所述的方法，其特征在于根据第一过程模式的采样建立一组表，该组表示过程模式的表能够得到不同压缩系数的压缩过程模式。
5．根据权利要求1至4之一所述的方法，其特征在于一个检验包括若干对电子元件的单元进行检验的过程模式，对最初信号的不同过程模式分别进行不同时间的压缩。
6．根据权利要求1至5之一所述的方法，其特征在于同时对同一电子元件的若干电路进行检验。
7．根据权利要求6所述的方法，其特征在于确定不同的压缩比，从而对最初信号的过程模式进行压缩，每一个最初信号都同时发送到有待检验的某一个电路中。
8．根据权利要求1至7之一所述的方法，其特征在于根据为压缩第一信号过程模式的时间所设定的压缩比来鉴定电子元件。
9．根据权利要求1至8之一所述的方法，其特征在于发送一个第一信号给电子元件的后一个电路或给后一个电子元件，对于过程模式来讲，该第一信号具有压缩过的过程模式，而该压缩过程模式是为上一个检验过的一个电路或电子元件确定的。
10．根据权利要求1至9之一所述的方法，其特征在于使电子元件反复经受不同的温度而使其老化，将第一时间段的具有非单调第一过程模式的第一信号发送给电子元件的第一单元，和测量表示成第一单元电状态第一模式的结果。
11．根据权利要求1至10之一所述的方法，其特征在于和第一信号一样，将一个编程信号发送到电子元件的集成电路存储器的一个存储器单元中，所述存储器主要是闪速可擦除可编程只读存储器，检验结束以后对存储单元进行清除。
全文摘要
一种检验电子元件(1)的方法,其中将一个信号(S1)传送到元件的一个单元(3)中并且研究该电子元件的输出信号(S2),以便确定是否接受该电子元件。如果接受该元件,则根据本方法重新进行检验,发送一个与第一信号类似的信号(S1’),但持续时间(T2)较短。将输出信号(S2’)与期望的压缩模式进行比较。如果快速完成的检验有效,则可以对后面的检验元件使用该快速检验的输入信号。
文档编号G01R31/28GK1309299SQ00137378
公开日2001年8月22日 申请日期2000年10月20日 优先权日1999年10月21日
发明者菲利浦·列尤恩 申请人:索福特林克公司