专利名称：用于测量半导体外延晶片耐受电压的方法和半导体外延晶片的制作方法
技术领域：
本发明涉及一种半导体外延晶片以及一种测量半导体外延晶片的击穿电压的方法。
背景技术：
最近，移动通讯和卫星通讯的基站中使用的功率FET(场效应晶体管)需要越来越高输出。而从FET中获得更高功率输出的一个途径就是提高施加到其上的工作电压，由于工作电压受到FET的栅极到漏极击穿电压(BVgd)的限制，所以必须测量BVgd。在此，例如“栅极到漏极击穿电压”定义为“当将反向电压施加到整个两个接线端子时，在栅极-漏极之间每1mm的栅极宽度流过1mA电流时的电压”的电压值。而到目前，已经在晶片上构造了作为基层的适当的膜；已经制作了包括肖特基(Schottky)触点(栅极)和电阻触点(源极、漏极)的工作装置；且电压已经施加到肖特基触点-电阻触点之间。
但是，虽然已经说明了测量传统外延半导体晶片的击穿电压的方法，但如下面的问题依然存在。具体地说，如果在将工作装置制作到晶片上后，确定晶片达不到进行击穿电压测量的标准，则将会损失大量的时间和成本费用。此外，即使在可以利用便利制作的“大装置”(比工作装置大的用于测量的装置)进行击穿电压测量的场合，其存在的问题在于由于至少需要两个形成图形的周期—即形成用于作为栅极的肖特基触点的图形以及用于形成作为源极/漏极的电阻触点的图形—此制作过程将耗费大量的时间并带来麻烦。
发明内容
为了解决上述问题，本发明的目的之一在于提供一种能够方便地测量半导体外延晶片击穿电压的测量方法，并实现一种具有更高击穿电压的半导体外延晶片。
一种根据本发明的测量半导体外延晶片的击穿电压方法，其特征在于将电压施加到多个形成于半导体外延晶片上的肖特基触点的至少一对上，并测量触点之间的击穿电压。
由于此测量半导体外延晶片的方法，触点间击穿电压仅通过肖特基触点进行测量，而不需要使用电阻触点。因此，省略了形成电阻触点的制造步骤，从而可以为半导体外延晶片击穿电压测量的测试提供方便。相应地，可以方便地测量半导体外延晶片的击穿电压。此外，因为在用晶片制作工作装置之前测量触点间击穿电压，所以，不满足产品要求的晶片可以在进入到工作装置制造步骤之前被排除。因此，与在工作装置制作后测量触点间击穿电压的传统方法相比，可以降低时间和成本上的损失。
当肖特基触点形成时，优选半导体外延晶片的表面为平面。在形成肖特基触点中，因为蚀刻晶片表面的步骤在此情况下不是必须的，因此，可以缩减产生触点所需的时间。
同样，肖特基触点优选形成于相同的表面上。在此情况下可以方便地利用照相平版印刷过程形成肖特基触点。
用于肖特基触点的材料优选包括由Au、Pt、Pd、W、Ti、Al和Ni组成组中选择的一种。因此，选择一种适合于肖特基触点的材料可以更精确地实现击穿电压的测量过程。
在将电压施加到触点之前，半导体外延晶片表面优选用包含下面至少一种物质的清洗溶液进行清洗盐酸、磷酸、氨水、硫酸以及双氧水。这样，形成于半导体外延晶片上的例如氧化物薄膜等污染物能够被去除，从而泄漏电流的产生得到抑制，进而可以更精确地实现触点间击穿电压的测量。
此外，半导体外延晶片的结构优选一种从用于高电子迁移率晶体管的外延结构中去除触点层的结构。在这种情况下，可以进行基本等同测量作为工作装置的高电子迁移率晶体管的击穿电压的测量。
此外，用于半导体外延晶片的材料优选为下面表示的化合物AlXGayIn1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)；AlxGayIn1-x-yAs(0≤x≤1，0≤y≤1，x+y≤1)；或AlxGayIn1-x-yP(0≤x≤1，0≤y≤1，x+y≤1)。
在优选方式中，对应于各自工作装置栅极、源极和漏极的肖特基触点—第一触点、第二触点和第三触点形成于半导体外延晶片上。在这种情况下，第一触点、第二触点和第三触点可以假定为工作装置的栅极、源极和漏极，从而使击穿电压可以利用例如源极到漏极的距离、栅极的长度在达到需要的条件下进行测量。
在优选方式中，第二触点和第三触点彼此相对的角度部分具有曲线形状。由于相邻第二触点和第三触点之间出现的电弧放电可以得到抑制，从而可以实现更精确的击穿电压的测量。
在优选方式中，第一触点的宽度为等于或大于0.8μm且等于或小于5μm，而第一触点和第二触点之间的距离、第一触点和第三触点之间的距离为等于或大于0.8μm且等于或小于20μm。这样，在触点为大尺寸的情况下，通过直接接触光学曝光可以方便地制作肖特基触点。
此外，优选在将电压施加到第一触点和第二触点之间之前，将恒定的电流施加到其中。这样，通过电应力的作用实现第一触点和第二触点之间击穿电压的稳定性。
根据本发明的半导体外延晶片用作FETs的基片，其中栅极到漏极距离为L1，需求获得的栅极和漏极之间的击穿电压为V1，其中半导体外延晶片的特征在于假定第一触点和第二触点之间的距离为L2，通过上述击穿电压测量方法测量的第一触点和第二触点之间的击穿电压为V2满足下述关系式V2≥V1×L2/L1(1)对于此半导体外延晶片，因为第一触点和第二触点之间的击穿电压V2满足关系式(1)，所以，由此晶片制作的工作装置(FET)容易地具有需求获得的击穿电压为V1或更高的击穿电压。从而可以获得具有更高击穿电压的晶片。
图1是显示说明根据本发明实施方式的晶片的平面视图；
图2是显示说明制造图1中所示晶片制造过程的步骤流程图；图3是显示图1中线III-III截取的截面图；图4是说明电路中电压和电流之间关系的曲线图；以及图5说明在去除氧化物膜后电路中电压和电流之间关系的曲线图。
具体实施例方式
在下文中，将参照相应的附图对本发明最优选实施方式的测量半导体外延晶片击穿电压的方法进行详细说明。图1是显示表示用于击穿电压测量的半导体外延晶片的平面视图。
如图1所示，三个肖特基触点12形成于半导体外延晶片(在后文中简称为“晶片”)10上。其最上层(顶层)为n型GaN外延晶片，晶片10通过选择适合的半导体制造方法制造，以具有工作装置场效应晶体管(FET)。晶片10最上面近似为平面，而肖特基触点12形成于此平面上(肖特基触点12通过将在下面说明的方法形成于晶片10上)。
肖特基触点12采用对应于作为工作装置的FET的栅极、源极和漏极的形式。具体地说，肖特基触点14(第一触点)具有对应于栅极的形式，而肖特基触点16(第二触点)和肖特基触点18(第三触点)各自具有对应于源极和漏极的形式。
对应于栅极的肖特基触点14构成有两个单独的正方形接触部分14a，以及互相连接正方形接触部分14a、14a的直线接触部分14b。直线接触部分14b的宽度(对应于FET栅极的长度；在图形中为侧边到侧边的长度)为1μm；同样，直线接触部分14b的长度(对应于FET栅极的宽度；在图形中为上下方向的长度)为100μm。分别对应于源极和漏极的肖特基触点16和肖特基触点18在肖特基触点14的直线接触部分14b的相对侧面，并具有长边平行于肖特基触点14长度方向的近似长方形的形状。具体地说，肖特基触点16和肖特基触点18相对肖特基触点14的直线接触部分14b近似对称。
在肖特基触点16和肖特基触点18的角中，在类似触点16、18彼此相对的那些侧边具有确定的平滑曲线轮廓，而角的横向表面近似与圆柱表面的曲面相同。因此，肖特基触点16和肖特基触点18的角的轮廓线—与角度为直角情况相比—提供了用于抑制触点16、18之间出现电弧放电的作用。此外，肖特基触点12形成为以便对应于工作装置的栅极、源极和漏极的情况意味着测量的击穿电压为接近工作装置触点间击穿电压的值。
此外，三个肖特基触点12由Au构成。应该理解，不仅是Au，无论Pt、Pd、W、Ti、Al或Ni中的哪一个都可以选择作为肖特基触点的材料，其同样也可以为包括Pt、Pd、W、Ti、Al或Ni中的任意一种金属的合金。因此，选择适合于肖特基触点12的材料可以为将在后面说明的击穿电压测量提供更精确的测量结果。肖特基触点12提供了一种多层结构，其中用于每层的材料从上述材料中选择。这些肖特基触点12通过移除加工(lift-off process)形成于晶片10上。下面将参照图2，对肖特基触点12形成于晶片10上的方法进行说明。
将为光敏树脂的初始负性抗蚀剂20涂覆到晶片10的整个表面(参见图2A)。然后将已经形成由铬构成上述肖特基触点形状的图形(见图中点画区域)的石英掩膜22放置在涂层抗蚀剂20上，晶片10和石英掩膜22接触(参见图2B)，然后在石英掩膜22上方水银灯(未示出)的紫外线下进行曝光。这样，通过晶片10和石英掩膜22的接触以及曝光—通过采用所谓的接触曝光技术—可以容易地对晶片10进行曝光。从而使已经曝光的抗蚀剂20的部分变得不可溶解。接着，移走石英掩膜22，同时对晶片10进行显影，从将石英掩膜22上图形的反面转移到其上(参见图2C)。这样，在已经成型的晶片10上—形成有反转图形的抗蚀剂20—通过EB蒸汽沉积构造Au层24(参见图2D)。最后，通过去除抗蚀剂20和在抗蚀剂20上构造的Au层(所谓移除加工)，形成具有需求形状的肖特基触点12(参见图2E)。
通过使其通过上述肖特基触点12的制作过程(照相平版印刷操作)将肖特基触点12形成于晶片10的表面上。在此特别重要的是在加工肖特基触点12过程中，不在晶片10的表面上进行蚀刻加工。这样，就不需要采用花费大量时间的蚀刻过程，从而缩短肖特基触点12的加工制作时间。
下面将对测量按照上述方式形成的肖特基触点12的击穿电压的方法进行说明。在此，在本实施方式中的“击穿电压”为，当直流电流从肖特基触点18流到肖特基触点14时施加电压，在肖特基触点18和肖特基触点14之间流动1mA电流时，每1mm长度的肖特基触点14的电压。也就是说，在工作装置(FET)中，在此击穿电压表示“当1mA的电流在栅极和漏极之间流动时每1mm栅极宽度的电压”。因此，例如，如果肖特基触点14的长度(工作装置的栅极宽度)为100μm，则当在肖特基触点14(对应工作装置的栅极)和肖特基触点18(对应工作装置的漏极)之间流动10-4A的电流时的电压为“击穿电压”。
如图3所示，肖特基触点18接地，同时，形成有用于将负电压施加到肖特基触点14的直流电路26。然后，在测量击穿电压之前，施加10秒间隔的10μA恒定电流。众所周知，电流流动通常增加击穿电压，这样，在电路26中将电应力从肖特基触点18施加到肖特基触点14的流动的恒定电流稳定了击穿电压的特性。接着，通过电路26中流动的直流电流测量击穿电压。
由于在此状态中，从肖特基触点18流动到晶片10的电流为其中触点阻力很小的肖特基触点向前的方向，电流流动平稳。特别重要的在于对应于工作装置漏极的肖特基触点18起电阻触点的作用。这就意味着肖特基触点14击穿电压的测量不用将电阻触点形成于晶片10上就可以进行。因此，其与目前需要将电阻触点形成于晶片10上的击穿电压测量技术的情况相比，可以方便地制作具有触点12的晶片10。
图4是显示在电路26中电压从0V逐渐增加的状态的曲线图。在曲线图中水平轴为施加的电压值，竖直轴为在肖特基触点18和肖特基触点14之间流动的电流值。从曲线图中可以看出，直到电压大约为2V时止，电流一直急剧上升。虽然此后由于其沿肖特基的反向应该已经饱和，但不能确认确定的饱和值。这对于测量具有满意精确度的击穿电压构成障碍。在上述情况下，经过专心研究后，发明者发现在电流值中不能确定明显的饱和度的原因在于泄漏电流，以及泄漏电流的引发因素，在触点12之间晶片表面上的氧化物膜应该用盐酸进行清洗。
因此，当用盐酸去除触点12之间晶片表面上的氧化物膜后，再次进行测量。此测量结果绘制成图5中的曲线图。水平和竖直轴与图4中相同。从此曲线图中可以看出，电流确实表明了一定的饱和度值，击穿电压为32V左右。读出当10-4A的电流—因为肖特基触点14的长度为100μm—在肖特基触点18和肖特基触点14之间流动时的电压(击穿电压)，很明显，其值为38V左右。这样，完成击穿电压的测量。
使当触点12形成的晶片10经过如上述具体说明的击穿电压测量测试时，只通过肖特基触点测量触点14和18之间的击穿电压，而不需要电阻触点。因此，可以省略形成电阻触点制造过程的情况可以仅通过单周期的照相平版印刷过程制造形成触点12。由于晶片10可以很容易在击穿电压测量测试中使用，因此，也可以方便地进行晶片10击穿电压的测量。同样，因为晶片10的触点间击穿电压可以在利用其制造工作装置之前进行测量，所以，可以在其经过工作装置制造过程之前排除不适合的晶片10。相应地，与传统的在工作装置制造之后测量触点间击穿电压的测量方法相比，可以减少发生的损失。
在此点上，将对通过比FET中所需尺寸大的尺寸的触点测量击穿电压的技术进行说明。
众所周知，工作装置的击穿电压通常与栅极-漏极之间间隔的距离近似成反比。因此，FET中栅极-漏极之间的距离以及所需的击穿电压为L1和V1，晶片10上经过击穿电压测量的肖特基触点14和肖特基触点18之间的距离L2(参见图3)以及击穿电压V2可以用下列关系式表示V2/L2V1/L1(1)因此，为了所需的FET击穿电压至少满足V1，肖特基触点14和肖特基触点18之间的击穿电压V2应当满足下列关系式(2)V2≥V1×L2/L1(2)由于击穿电压V2满足关系式(2)，所以，FET击穿电压容易成为需要得到的击穿电压V1或更高。这意味着可以很方便地进行击穿电压测量，因为即使通过更便利的直接接触光学曝光技术形成大尺寸触点12的情况，也可以测试工作装置的击穿电压V1。就通过接触曝光技术便利制作的尺寸而言，第一触点的宽度应该为等于或大于0.8μm且等于或小于5μm；第一触点和第三触点之间的距离为等于或大于0.8μm且等于或小于20μm。
本发明不局限于上述实施方式，其可以有各种变化方式。例如，用于从晶片表面清洗氧化物膜清的清洗溶液不局限于盐酸，只要能清洗掉氧化物膜，可以是磷酸、氨水、硫酸、双氧水，或也可以是包含这些液体混合物的溶液。同样，晶片材料也不局限于GaN，也可以为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)；AlxGayIn1-x-yAs(0≤x≤1，0≤y≤1，x+y≤1)；或AlxGayIn1-x-yP(0≤x≤1，0≤y≤1，x+y≤1)中的任何一个——例如，InP或AlGaIn。
此外，肖特基触点16和肖特基触点18可以具有与肖特基触点14近似同样的位置关系，而肖特基触点16和肖特基触点18的一个或另一个也可以形成于晶片10之上，因为其击穿电压测量将产生同样的结果。此外，施加的电压也可以为交流电压。
此外，晶片10可以为从用于GaAs型高电子迁移率晶体管(high-electronmobility transistor)的外延晶片结构省略接触层(例如n型GaAs层)的结构。在此情况下，在将高电子迁移率晶体管制作为工作装置之前，可以进行基本与上述击穿电压测量同样的用于高电子迁移率晶体管的测量。
根据本发明，很好地实现了方便测量半导体外延晶片击穿电压的测量方法以及具有较好击穿电压的半导体外延晶片。
权利要求
1.一种测量半导体外延晶片的击穿电压的方法，其特征在于将电压施加到形成于半导体外延晶片上的多个肖特基触点中的至少一对触点上，并测量所述触点之间的所述击穿电压。
2.根据权利要求1所述的半导体外延晶片击穿电压的测量方法，其特征在于在形成所述肖特基触点过程中，所述半导体外延晶片的表面为平面。
3.根据权利要求2所述的半导体外延晶片击穿电压的测量方法，其特征在于所述肖特基触点形成于所述同一表面上。
4.根据权利要求1到3中任何一项所述的半导体外延晶片击穿电压的测量方法，其特征在于所述肖特基触点材料包括由Au、Pt、Pd、W、Ti、Al和Ni组成组中选择的一种。
5.根据权利要求1到4中任何一项所述的半导体外延晶片击穿电压的测量方法，其特征在于在施加所述电压之前，所述半导体外延晶片用包括至少以下一种清洗溶液进行表面清洗盐酸、磷酸、氨水、硫酸以及双氧水。
6.根据权利要求1到5中任何一项所述的半导体外延晶片击穿电压的测量方法，其特征在于所述半导体外延晶片的所述结构为触点层从高电子迁移率晶体管外延结构中去除的一种结构。
7.根据权利要求1到6中任何一项所述的半导体外延晶片击穿电压的测量方法，其特征在于半导体外延晶片的材料为由AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)；AlxGayIn1-x-yAs(0≤x≤1，0≤y≤1，x+y≤1)；或AlxGayIn1-x-yP(0≤x≤1，0≤y≤1，x+y≤1)表示的一种化合物。
8.根据权利要求1到7中任何一项所述的半导体外延晶片击穿电压的测量方法，其特征在于所述肖特基触点形成在所述半导体外延晶片上，其第一触点、第二触点和第三触点各自对应工作装置的栅极、源极和漏极。
9.根据权利要求8所述的半导体外延晶片击穿电压的测量方法，其特征在于所述第二触点和第三触点彼此相对的角度部分具有曲线形状。
10.根据权利要求8或9所述的半导体外延晶片击穿电压的测量方法，其特征在于所述第一触点的宽度为等于或大于0.8μm且等于或小于5μm；而所述第一触点和第二触点之间间隔的距离、所述第一触点和第三触点之间间隔的距离为等于或大于0.8μm且等于或小于20μm。
11.根据权利要求8到10中任何一项所述的半导体外延晶片击穿电压的测量方法，其特征在于在施加所述电压之前，将恒定的电流施加到所述第一触点和所述第二触点之间。
12.一种用作FET基片的半导体外延晶片，其中栅极到漏极距离为L1以及需求得到的所述栅极和所述漏极之间的击穿电压为V1，其特征在于其中所述第一触点和所述第二触点的间隔距离为L2，根据权利要求8所述击穿电压测量方法测量的所述第一触点和所述第二触点之间的击穿电压V2满足所述下列关系式(1)V2≥V1×L2/L1(1)
全文摘要
一种方便测量半导体外延晶片击穿电压的测量方法以及一种实现较高耐受电压的半导体外延晶片。在根据本发明的半导体外延晶片(10)的耐受电压测量方法中，仅仅使用肖特基触点来测量触点(12、12)之间的耐受电压，而不需要使用电阻触点。由于相应地省略了形成电阻触点的制造过程，从而半导体外延晶片可以方便地用于耐受电压测量的测试。因此，可以方便地测量晶片(10)的耐受电压。另外，因为在由晶片(10)制造成实际装置之前可以对电极之间的耐受电压进行测量，从而可以在不合格晶片(10)进入实际装置制造过程之间将其去除。因此，与在实际装置制作后测量触点间的击穿电压V
文档编号G01R31/26GK1547767SQ0380062
公开日2004年11月17日 申请日期2003年1月23日 优先权日2002年4月30日
发明者秋田胜史, 山下正史, 木山诚, 史 申请人:住友电气工业株式会社