专利名称：用于监控电源的集成电路装置的制作方法
技术领域：
本发明一般地涉及低功率电池运行的装置，尤其是涉及超低功率可编程定时器和低电压检测电路。
背景技术：
低功率消耗在使用电池作为能源的数字电子应用中绝对关键，而在这些应用的多数中在睡眠模式期间汲取的电流决定了应用的电池寿命。因此，关键的是在睡眠模式期间具有非常低的电流汲取，并且按照定时的方式以低功率的途径从睡眠模式中唤醒。在传统振荡器基础上的现有唤醒定时器对于多数锂电池应用来说消耗过多的功率，并可以消耗数毫安电流。一种解决方案是采用根据“基于变化唤醒(wake-up on change)”事件唤醒数字电路(即数字处理器)的电阻电容(RC)定时器，然而，现存数字输入结构对于缓慢变化的输入信号消耗高的消弧电流(crowbar current)。
对于某些应用希望得到可以利用数字处理器控制的可变的唤醒周期。
在电池运行的应用中低功率可编程低电压检测(programmable lowvoltage detection，PLVD)电路是高度期待的，但是经常由于价格和功率的考虑而被忽略。
低功率唤醒定时器使用无源电阻电容定时电路，后者具有趋于VDD的缓慢上升的电压电平。这些类型的定时电路的问题是，当使用在低功率模式(高电阻值)时，如果进入到装置连接的输入泄漏和电容的漏电流超过电阻的驱动能力的话，漏电容可能永远唤醒不了装置。在高温下该问题可能加重，从而使得这类定时器的操作不可预知。
因此，需要的是消耗极小功率并在装置的整个有用温度范围上精确和可靠的超低功率可编程定时器和低电压检测电路。
发明内容
本发明通过提供一种超低功率电路克服了现存技术的上述问题以及其它缺点和不足，该超低功率电路可以被用来利用在数字集成电路装置上的单个连接(如，插脚、滚珠、垫板、接头、表面安装的叶片等等)以及在该数字集成电路装置外部的无源部件在数字集成电路中实现基本定时器、可编程定时器和可编程低电压检测(PLVD)。可以使能内部的低电流源以便使耦合到该连接上的外部电容放电，从而消除了对外部电阻的需求。不过，通过增加外部放电电阻可以增强定时精度，因为内部电流源可能比外部放电电阻更依赖于过程和温度。该连接可以被配置成三态输出，并且可以被驱动为高来使电容充电。当数字集成电路装置被置于睡眠模式时，可以使能模拟电压电平检测电路以及可选择地使能电流源。在睡眠模式期间，外部电容通过电压电平检测电路和/或电流源(和/或外部电阻)缓慢放电，并且当到达低电压阈值时在电压电平检测电路中的电压电平比较电路引起逻辑电平改变，该改变将数字集成电路装置从其睡眠模式中激活(“唤醒”)。数字集成电路装置可以是数字处理器，例如，微处理器、微控制器、可编程逻辑阵列(PLA)、可编程门阵列(PGA)、专用集成电路(ASIC)，等等。
优选地，为了实现基本定时器、可编程定时器和PLVD功能仅仅需要一个单一的输出连接和外部电容。因此，本发明很好地适合于对造价敏感的应用。本发明的电路相对于某个阈值或触发电压检测模拟信号电平。这使得可以在没有伴随着数字输入信号缓慢地从一个电源电压干线(rail)向另一个变化的高消弧电流的条件下，实现超低功率定时器和PLVD功能。
通过增加一个单一的放电电阻来代替使用内部电流源，可以提高这些功能的定时精度。对于可编程定时，可以增加额外的充电电阻，用于在预定的时间周期上将电容更精确地充电至一定的电压。许多锂电池应用要求大约一毫安的定时睡眠电流，而即使基于最低供电的时钟振荡器的定时器电路也最低消耗数毫安。优选地，本发明具有大约350纳安或更小的最大电流消耗，因此在处于睡眠模式时为数字装置留有可得的几百纳安的待机(standby)电流。
从电压基准和内部电流源之间的关系可以确定温度。对于电压基准和内部电流源参数依赖于在本发明制造期间的温度和加工偏差。当在受控制的条件下首次接通本发明的电路时，可以对加工偏差进行测量。可以确定测量到的对应于温度偏差的值，并将其存储在存储器中，例如电可擦除可编程只读存储器(EEPROM)、闪速存储器等等中，以便随后用于判断本发明的温度。电压基准的温度依赖性基本上是线性的，不过，内部电流源可以具有显著的二次项，但是如果温度偏移相对小，则该二次项可以被忽略。
本发明的技术优点是超低功率运行。还有一个技术优点是需要最小数量的外部器件。另一个技术优点是低造价。再一个技术优点是定时电路极低的电流放电。另一个技术优点是使用集成电路封装的现有输出连接。再一个优点提供使用基准电压和内部电流源温度依赖关系的温度检测。
从下面出于公开目的并结合附图的实施方式的描述中，本发明的特点和优点将更明显。
通过参考下列结合附图的描述可以获得对于本发明的公开内容及其优点的更全面理解，其中图1说明根据本发明的示例性实施方式的、用于超低功率定时器或可编程低电压检测器(PLVD)的一种电路的示意图。
尽管本发明容易受到各种修改和替换形式，在附图中通过举例的方式示出了其特定示例的实施方式并对其进行了详细描述。不过，应该理解在此对专门的实施方式进行的描述不是要将本发明限制为所公开的特定形式，相反，本发明涵盖了所有落入所附权利要求定义的发明的精神和范围的修改、等效替换和选项。
具体实施例方式
现在参考附图，示意地说明了对本发明的示例性实施方式的细节。同样的元件在附图中用相同的标号表示，而类似的元件用具有不同小写字母后缀的标号表示。
参考图1，示出了一种根据本发明的示例性实施方式的超低功率定时器或可编程低电压检测器(PLVD)。本发明包括一个超低功率电压检测和逻辑模块(用标号102总地表示)，以及外部部件(例如，定时电容126、电阻123和电阻122)。数字集成电路装置100的输出连接120(如，插脚、滚珠、垫板、接头、表面安装的叶片等等)与由晶体管118和116组成的三态输出电路耦合。超低功率电压检测和逻辑模块102包括具有使能输入端(enableinput)128的极低电流内部电流源104、具有连接到外部连接120的输入端和连接到电压基准112的另一输入端的模拟比较器106(例如，高增益差动放大器)、具有数字输出端110和连接到比较器106的输出端的输入端的数字逻辑108。模块102可以是数字集成电路装置100的一部分。电阻122和124是可选的，本发明没有这些电阻也令人满意地工作。优选地，电阻122和124可以增强本发明的功能。
比较器106判断在连接120上的模拟信号是小于或等于还是大于基准电压112。比较器106的输出驱动逻辑108，使得当在连接120上的模拟信号小于或等于基准电压112时逻辑108的输出端110处于第一数字逻辑电平，而当模拟信号大于基准电压112时处于第二数字逻辑电平。
根据本发明的一个示例性实施方式，可以通过将电容126耦合到连接120而实现基本定时器。通过耦合到使能输入端128的禁止信号，内部电流源104保持为被禁止。通过晶体管116和118连接120被定义为数字输出，而电容126被基本上充电至干线电压130，例如VDD。一旦电容126被基本上充电到干线电压130，晶体管116和118被截止(三态)或者说从连接120去耦合，模块102通过使能输入端132被使能。通过由被使能的模块102从电容126上的电荷汲取电流电容126缓慢地放电，因此电容126上的电压成比例地下降。一旦放电的电容126上的电压小于或等于基准电压112，输出端110将改变逻辑电平。在该放电过程期间数字集成电路装置100可以被置于“睡眠模式”，然后被输出端110上的逻辑电平改变唤醒。可以在电容126上增加放电电阻124，以保证更精确和受控的放电速率。使能输入端128和132可以作为一个输入信号耦合在一起。
根据本发明的另一个示例性实施方式，可以通过将电容126耦合到连接120并且利用至使能输入128的禁止信号禁止内部电流源104而实现基本定时器。通过晶体管116和118连接120可以被定义为数字输出，而电容126被基本上充电至干线电压130，例如VDD。一旦电容126被基本上充电到干线电压130，晶体管116和118被截止(三态)或从连接120去耦合，内部电流源104通过使能输入端128被启动。通过内部电流源104电容126缓慢地放电，并且电容126上的电压成比例地下降。一旦放电的电容126上的电压小于或等于基准电压112，输出端110将改变逻辑电平。在该放电过程期间数字集成电路装置100可以被置于“睡眠模式”，然后被输出端110上的逻辑电平改变唤醒。因为加工和温度偏差可以影响内部电流源104比外部电阻124更多，所以内部电流源104代替电阻124的使用会导致较低精度的定时周期。使能输入端128和132可以作为一个输入信号耦合在一起。
根据本发明的另一个示例性实施方式，通过利用晶体管116将连接120上的电压基本上预置为电压干线114(如VSS)可以实现可编程定时器。由于电容126是耦合到连接120上的，它将基本上被设置为电压干线114。然后，晶体管118被导通以便可控地对电容126充电预定时间。在该充电时间期间，模块102和/或电流源104可以被禁止以便减小寄生电流汲取。从电阻122和电容126的串联RC时间常数组合可以确定充电时间常数，从电阻124和电容126的并联RC时间常数组合可以确定放电时间常数。基准电压112的值还确定了可编程时间常数。充电和放电的时间常数可以是对称的或非对称的。电阻122是可选的，本发明没有该电阻也令人满意地工作。优选地，电阻122可以增强本发明的功能。
利用处于主动定时模式下的数字集成电路可以进行对该可编程定时器的校准处理。校准可以从例如内部振荡器或者外部振荡器的主主动时钟源(main active clock source)(没有示出)得到确定。一般来说可以假定恒定的电源电压，不过在电池的应用中，为了保证睡眠定时器精度可以周期性地再次校准充电和放电周期。
根据本发明的另一个示例性实施方式，通过将电容126充电到干线电压130、然后激活模块102可以实现可编程低电压检测(PLVD)电路。电容126可以通过模块102、被激活的电流源104和/或电阻124放电。放电定时是这样的，即如果出现低(电池)电压，则在电容126上的电压在确定的时间周期中放电到低于基准电压112并且将在输出端110的逻辑电平上存在变化。该逻辑电平的变化可以被用来指示低电池电压状况。在本发明的范围内还可以考虑，电容126可以在一定足够短的时间区间内被充电，使得将该电容上的电压保持在基准电压112之上。
根据本发明的另一个实施方式，从温度变化影响电压基准和内部电流源的方式中可以确定对温度的测量。电压基准的温度依赖性基本上是线性的，并且如果温度变化相对地小，则内部电流源也基本上是线性的。一般来说，可以在一个已知的温度下测量电压基准和内部电流源。然后，从下列关系中的任何一个中可近似地确定对于已知温度的偏差
ΔT＝(VIL-VSTANDARD)/(-1.25×10-3)，或ΔT＝(ISINK-ISTANDARD)/(140×10-12)。
其中，ΔT是对于已知温度的温度偏差，VIL是断路电压即在温度偏差的电压基准的值，VSTANDARD是在已知温度的电压基准的值，ISINK是在温度偏差的内部电流源的值，而ISTANDARD是在已知温度的内部电流源的值。ISINK可以通过其如何影响精确定时器电路的定时来确定，或者从对与内部电流源串联的精确电阻上测量的电压降来确定(即，使用欧姆定律获得电流值)。
因此，本发明很好地适合于实现本发明的目的，并且获得提到的结果和优点以及其它固有的结果和优点。尽管已经参考本发明的示例性实施方式对其进行了说明、描述和定义，但是这种参考不是意味着对本发明的限制，并且也推断不出这样的限制。本发明能够进行相当多的修改、变动以及形式和功能上的等效替换，正如有关领域的普通技术人员可以想到和利用本发明收益到的那样。本发明说明的和描述的实施方式仅仅是示意性的，而不是本发明的完全范围。因此，本发明意欲仅仅由所附的权利要求书的精神和范围限定，同时认可在所有方面上的等效替换。
权利要求
1.一种具有超低功率定时器的集成电路装置，包括具有输入端、输出端和第一使能端的电压比较和逻辑模块，其中，当所述电压比较和逻辑模块被使能时在输入端上汲取预定的电流值，当在输入端上的电压小于或等于基准电压时输出端处于第一逻辑电平，以及当在输入端上的电压大于基准电压时输出端处于第二逻辑电平；集成电路装置的外部连接，其中，该外部连接耦合到集成电路装置的数字输出端和所述电压比较和逻辑模块的输入端上；以及与该外部连接耦合的定时电容，由此所述集成电路装置的数字输出端对该定时电容充电，而所述电压比较和逻辑模块的输入端对该定时电容放电。
2.根据权利要求1所述的集成电路装置，其中，所述电压比较和逻辑模块包括电压比较器，其具有耦合到所述电压比较和逻辑模块的输入端的第一输入端，和耦合到基准电压的第二输入端；以及逻辑电路，其与所述电压比较器、电压比较和逻辑模块的输出端和第一使能端耦合。
3.根据权利要求2所述的集成电路装置，还包括具有使能端的低电流源，该低电流源被耦合到所述电压比较和逻辑模块的输入端，其中，低电流源使能端激活该低电流源以从所述外部连接中汲取电流。
4.根据权利要求1所述的集成电路装置，其中，所述数字输出端包括串联连接的第一和第二晶体管，其中，第一晶体管将第一电压耦合到该外部连接，而第二晶体管将第二电压耦合到该外部连接。
5.根据权利要求4所述的集成电路装置，其中，所述第一晶体管将所述定时电容充电至第一电压。
6.根据权利要求4所述的集成电路装置，其中，所述第二晶体管将所述定时电容放电至第二电压。
7.根据权利要求1所述的集成电路装置，还包括与所述定时电容并联连接的第一外部电阻。
8.根据权利要求1所述的集成电路装置，还包括与所述定时电容串联连接的第二外部电阻。
9.根据权利要求1所述的集成电路装置，其中，在处于睡眠模式中时所述第一逻辑电平导致集成电路装置被唤醒。
10.一种具有超低功率可编程定时器的集成电路装置，包括具有输入端、输出端和第一使能端的电压比较和逻辑模块，其中，当所述电压比较和逻辑模块被使能时在输入端上汲取预定的电流，当在输入端上的电压小于或等于基准电压时输出端处于第一逻辑电平，以及当在输入端上的电压大于基准电压时输出端处于第二逻辑电平；集成电路装置的外部连接，其中，该外部连接耦合到集成电路装置的一个数字输出端和所述电压比较和逻辑模块的输入端上；以及与该外部连接耦合的定时电路，由此所述集成电路装置的数字输出端对该定时电路放电并将该定时电路充电至预定的电压值，而所述电压比较和逻辑模块的输入端对该定时电路放电。
11.根据权利要求10所述的集成电路装置，其中，所述电压比较和逻辑模块包括电压比较器，其具有耦合到所述电压比较和逻辑模块的输入端的第一输入端，和耦合到基准电压的第二输入端；以及逻辑电路，其与所述电压比较器、电压比较和逻辑模块的输出端和第一使能端耦合。
12.根据权利要求11所述的集成电路装置，还包括具有使能端的低电流源，该低电流源被耦合到所述电压比较和逻辑模块的输入端，其中，低电流源使能端激活该低电流源以从所述外部连接中汲取电流。
13.根据权利要求10所述的集成电路装置，其中，所述数字输出端包括串联连接的第一和第二晶体管，其中，第一晶体管将第一电压耦合到该外部连接，而第二晶体管将第二电压耦合到该外部连接。
14.根据权利要求13所述的集成电路装置，其中，所述第二晶体管将所述定时电路放电至第二电压。
15.根据权利要求13所述的集成电路装置，其中，所述第一晶体管将所述定时电路充电至预定电压。
16.根据权利要求10所述的集成电路装置，其中，所述定时电路包括定时电容和第一电阻，其中，所述定时电容和第一电阻并联连接。
17.根据权利要求16所述的集成电路装置，其中，定时电路还包括与所述定时电容串联连接的第二电阻。
18.根据权利要求10所述的集成电路装置，其中，在处于睡眠模式中时所述第一逻辑电平导致集成电路装置被唤醒。
19.一种具有可编程低电压检测(PLVD)电路的集成电路装置，包括具有输入端、输出端和第一使能端的电压比较和逻辑模块，其中，当所述电压比较和逻辑模块被使能时在输入端上汲取预定的电流，当在输入端上的电压小于或等于基准电压时输出端处于第一逻辑电平，和当在输入端上的电压大于基准电压时输出端处于第二逻辑电平；集成电路装置的外部连接，其中，该外部连接耦合到集成电路装置的一个数字输出端和所述电压比较和逻辑模块的输入端上；以及与该外部连接耦合的定时电容，由此所述集成电路装置的数字输出端对该定时电容充电，而所述电压比较和逻辑模块的输入端对该定时电容放电。
20.根据权利要求19所述的集成电路装置，其中，所述电压比较和逻辑模块包括电压比较器，其具有耦合到所述电压比较和逻辑模块的输入端的第一输入端，和耦合到基准电压的第二输入端；以及逻辑电路，其与所述电压比较器、电压比较和逻辑模块的输出端和第一使能端耦合。
21.根据权利要求20所述的集成电路装置，还包括一个具有第二使能端的低电流源，该低电流源被耦合到所述电压比较和逻辑模块的输入端，其中，该第二使能端激活该低电流源以从所述外部连接中汲取电流。
22.根据权利要求19所述的集成电路装置，其中，所述数字输出端包括串联连接的第一和第二晶体管，其中，第一晶体管将第一电压耦合到该外部连接，而第二晶体管将第二电压耦合到该外部连接。
23.根据权利要求22所述的集成电路装置，其中，所述第一晶体管将所述定时电容充电至第一电压。
24.根据权利要求22所述的集成电路装置，其中，所述第二晶体管将所述定时电容放电至第二电压。
25.根据权利要求19所述的集成电路装置，还包括与所述定时电容并联连接的第一外部电阻。
26.根据权利要求19所述的集成电路装置，其中，所述第一逻辑电平指示低电池电压状况，而所述第二逻辑电平指示希望的电池状况。
27.根据权利要求19所述的集成电路装置，其中，所述第一逻辑电平指示低电压状况。
28.根据权利要求27所述的集成电路装置，其中，如果所述第一逻辑电平出现在特定的时间周期内，则存在低电压状况。
29.一种利用在集成电路装置中的超低功率定时器进行定时的方法，所述方法包括下列步骤利用集成电路装置的输出端将定时电容充电至第一电压；利用预定的电流值对该定时电容进行放电；将放电的定时电容的电压与基准电压进行比较；当该放电的定时电容的电压大于基准电压时输出第一逻辑电平，以及当该放电的定时电容的电压小于或等于基准电压时输出第二逻辑电平。
30.一种利用在集成电路装置中的超低功率可编程定时器进行定时的方法，所述方法包括下列步骤利用集成电路装置的输出端将定时电容放电至第二电压；利用该集成电路装置的输出端在第一时间内将定时电容充电至第一电压；利用预定的电流值对该定时电容进行放电；将放电的定时电容的电压与基准电压进行比较；当该放电的定时电容的电压大于基准电压时输出第一逻辑电平，以及当该放电的定时电容的电压小于或等于基准电压时输出第二逻辑电平。
31.一种利用在集成电路装置中的可编程低电压检测(PLVD)电路检测低电池电压的方法，所述方法包括下列步骤利用集成电路装置的输出端在确定的时间间隔内将定时电容充电至第一电压；利用预定的电流值对该定时电容进行放电；将放电的定时电容的电压与基准电压进行比较；当该放电的定时电容的电压大于基准电压时输出第一逻辑电平，以及当该放电的定时电容的电压小于或等于基准电压时输出第二逻辑电平。
32.一种利用在集成电路装置中的可编程低电压检测(PLVD)电路检测低电池电压的方法，所述方法包括下列步骤利用集成电路装置的输出端将定时电容充电至第一电压；利用预定的电流值对该定时电容进行放电；在确定的时间周期内将放电的定时电容的电压与基准电压进行比较；在该确定的时间周期内，当该放电的定时电容的电压大于基准电压时输出第一逻辑电平，以及当该放电的定时电容的电压小于或等于基准电压时输出第二逻辑电平。
33.一种利用低电压检测电路确定温度的方法，所述方法包括利用集成电路电压比较器确定断路电压值；以及通过确定该断路电压值和已知电压值之间的差值、然后将该差值除以一个常数来从已知温度中计算温度。
34.根据权利要求33所述的方法，其中，将所述已知电压值、已知温度和常数存储在存储器中。
35.一种利用低电流源确定温度的方法，所述方法包括确定低电流源的电流值；以及通过确定该电流值和已知电流值之间的差值、然后将该差值除以一个常数来从已知温度中计算温度。
36.根据权利要求35所述的方法，其中，将所述已知电流值、已知温度和常数存储在存储器中。
全文摘要
在数字集成电路装置中实现了超低功率电压检测电路，以便利用数字集成电路装置的单个连接以及在该数字集成电路装置外部的无源部件提供基本定时器、可编程定时器和可编程低电压检测(PLVD)电路。可以使能一个内部的低电流源以便使连接到该输出连接上的外部定时电容放电，从而消除了对外部电阻的需求。不过，通过增加外部放电和/或充电电阻可以增强定时精度。该输出连接可以被配置成三态输出，并且可以被驱动为高来使定时电容充电以及被驱动为低来使定时电容放电。在为了定时和低电压检测确定电压断路点中可以使用电压基准。或者从与已知温度下确定的已知电压相比较的断路电压，或者从与已知温度下确定的已知电流值相比较的电流源电流值与一个常数相乘而确定温度。
文档编号G01R31/40GK1723604SQ200480001934
公开日2006年1月18日 申请日期2004年6月3日 优先权日2003年6月6日
发明者鲁安·劳伦斯, 米格尔·莫里诺 申请人:密克罗奇普技术公司