专利名称：在线测量集成电路芯片参数弥散度和缺陷的方法和装置的制作方法
背景技术：
电路故障，例如，因为金属氧化物半导体场效应晶体管(MOSFET)参数的统计性起伏引起的大型存储阵列中静态随机存取存储器(SRAM)单元不稳定度故障，或者因为线路后端(BEOL)的短路和断路产生的硬故障，直接影响互补金属氧化物半导体(CMOS)产品的屈服点(yield)和可靠性。为了监控工艺的变化，在生产线上测量少数器件(通常是10个到20个)的MOSFET特性，但是几乎没有提供关于统计性变化的信息。测试时间和其后的成本限制使得不能在线(in-line)测量大型场效应晶体管(FET)阵列。工艺屈服点监控器使用大型存储器阵列，但是，阵列故障不直接提供关于各MOSFET(P沟道金属氧化物半导体(PMOS)和N沟道金属氧化物半导体(NMOS))元件的信息。BEOL屈服点监控器用于在可能定位的情况下提供关于随机断路和短路的信息，代价是设计复杂。提供定位的存储器阵列屈服点监控器和BEOL屈服点监控器需要外部时钟，使用外部时钟需要昂贵测试设备，而且测试时间较长。
在本技术领域内需要仅使用直流(DC)输入和标准在线测试设备，可以迅速提供关于大量器件的特性的信息和随机断路和短路的识别信息，所有这些都要求定位，的测试结构。
发明内容
本发明公开了一种用于监控多个半导体器件的方法和装置。在一个实施例中，至少提供一个2n个半导体电路的阵列。时钟环形振荡器提供时钟信号。该时钟信号驱动分频器和n级二进制计数器。计数器级的输出驱动用于分别顺序寻址每个半导体电路的n输入解码器。通过公共总线，分别测量和读出每个半导体电路的输出信号，其中输出信号的分布是感兴趣参数分布的测量值。
因此，通过参考本发明的实施例，可以理解实现并详细了解本发明的上述特征的方式，对上面简要说明的本发明所做的更具体描述，附图示出本发明的实施例然而，请注意，附图仅示出本发明的典型实施例，因此，不能将它看作是对本发明范围的限制，可以具有其它等效实施例。
图1示出根据本发明一个实施例的环形振荡器；图2示出根据本发明一个实施例用于顺序寻址并读出半导体电路阵列的电路；图3示出根据本发明一个实施例的电路的输出频率；图4示出根据本发明一个实施例的顶级电路原理图；图5示出根据本发明一个实施例的顶级环形振荡器原理图；图6示出根据本发明一个实施例的阵列环形振荡器；图7示出根据本发明一个实施例的阵列环形振荡器级；图8示出根据本发明一个实施例的时钟电路的顶级原理图；图9示出根据本发明一个实施例用于顺序寻址并读出线性电阻器阵列上的各点的电压的电路；图10示出根据本发明一个实施例用于顺序寻址并读出线性电阻器阵列上的各点的电压的电路；图11示出图9和图10所示根据本发明实施例的电路的输出电压或者频率；以及图12示出根据本发明一个实施例用于顺序寻址并读出阵列上的各晶体管的漏极电流的电路。
具体实施例方式
通过将参数弥散度(spread)，例如，门限电压的变化，映射到通常相同的各半导体电路的阵列的输出电压、电流或者频率，本说明书描述的电路技术可以迅速测量MOSFET特性(以及随机缺陷，例如，BEFOL断路和短路)。换句话说，利用输出信号，例如，电压、电流、频率的分布可以估计或者确定感兴趣参数，例如，门限电压、漏极电流或者漏极-源极电流、晶体管(例如，n沟道FET或者p沟道FET)在线性区域内的电流、或者电阻，的分布。在一个实施例中，阵列形式的半导体电路是环形振荡器，它具有顺序接通和断开的公共输出端。将该阵列电路的输出频率调制为单独的环，该单独环的特征是，选择不同的Vt值，采用商用频率计数器测量频率，例如，中频，以及每个环的物理位置的分布，以便进行物理分析。
图1示出本发明的一个实施例。图1公开了环形振荡器(RO)电路100，它具有用于启动(enable)环的输入端105和单输出端115。在该实施例中，RO电路100包括5级(即，n＝5)，包括“与非”(NAND)门110。
图2示出根据本发明一个实施例用于顺序寻址并读出半导体电路阵列的电路。在一个实施例中，半导体电路是RO阵列。时钟RO 220产生时钟周期t，分频器225使该时钟周期降低M倍，而且该时钟周期驱动位于解码器235前面的计数器230。该解码器分别顺序启动每个阵列RO240A至D固定时间间隔T，其中T＝Mt。复用器245复用阵列RO 240A至D的输出，因此，位于阵列RO后面的OUT节点250被启动。应该注意，该解码器可以是具有一个选择输出的一维解码器，也可以是具有第一选择(X)输出和第二选择(Y)输出的二维解码器。
图3示出根据本发明一个实施例的电路的输出频率。图3示出对于长度为T的时间间隔，频率是常数，每个频率分别对应一个阵列RO。由于根据设计，所有阵列RO的频率相同，所以与其它频率相比，频率差是由一个阵列RO内的各门的器件参数的变化引起的。可以配置环形振荡器，使得一个参数，例如，非常小的通门(passgate)的Vt，的变化，控制级延迟的变化。因此，通过以少量的级(例如，n＝5)设计环，仅使环频率的统计性变化降低利用一级确定的统计性变化的n1/2倍。
图4示出利用90nm硅绝缘体(SOI)技术设计的根据本发明一个实施例的顶级电路原理图。在该实施例中，有两个独立的时钟电路310、315。时钟310用于4个阵列宏(array macro)313、317、319、321。时钟315也用于4个阵列宏323、325、327、329。阵列宏313、317、319、321、323、325、327、329分别含有64个环形振荡器。在该实施例中，有11个独立电源，分别对各阵列供电的P1-P8，PC1、PC2以及VDD。PC1和PC2分别对时钟电路供电。尽管物理上没有示出各电源，但是本技术领域内的技术人员可以根据图4得出电源的逻辑位置。VDD对图4明确示出的两个输出驱动器和所有的“与非”(NAND)、“或非”(NOR)和倒相器供电。在任意给定时间，仅一个时钟电路和一个阵列与VDD一起供电。7个未供电阵列的输出全部是0，将全部0施加到VDD供电的NOR2的相应输入端。供电阵列的输出是在阵列小节描述的频率调制信号。通过将左侧和右侧组合在一起的NAND2，然后，通过8级(被256除)分频器，F约为1GHz的该信号沿倒相器/“或非”链通过，以提供4MHz信号，通过要利用标准频率计数器测量的片下驱动器(off chipdriver)，发出该4MHz信号。该外部输入的作用与在上面的时钟小节描述的完全相同。如果利用trigxc启动，则通过将左侧和右侧组合在一起的另一个NAND2，选择的时钟电路输出的trigout信号沿倒相器链传输，然后，通过要用作频率计数器的触发器的第二片下驱动器输出该trigout信号，该频率计数器正在测量阵列输出频率。然后，在这种触发配置中，在可以直接使用空间相关的情况下，同步测量各阵列环形振荡器的频率。例如，可以消除一个环，使得提供以0电平，例如，0输出频率的时间增量的形式的标志。该计数器还可以以较高的重复率异步运行，以获得频率分布，而无空间相关。
图5示出顶级阵列的实施例。图5相当于图2的放大图。利用四组16个振荡器505、510、515、520、在两个部分507、517内配置的六位解码器、六级计数器513以及输出“或”电路(MUX)522、524构造阵列500，输出“或”电路(MUX)522、524将一个(而且仅一个)选择的环形振荡器的输出传送到阵列500的OUT端。频率F的方波被传送到阵列500的IN端，而两个A1输入用于选择(释放(deselect))阵列输出。在该实施例中，输入A1连接到相应时钟电路的电源(未示出)。配置计数器513和解码器507、517的输出，使得以输入频率F的速率顺序选择阵列环形振荡器505、510、520。如果F＝40Hz，而且每个阵列环形振荡器的频率约为1GHz，则在选择的环形振荡器的约2.5×10*7周期之后，该阵列的输出是每隔25毫秒改变一次频率的频率调制信号，与图3所示的简化情况类似。经过64个这种时间增量(在这种情况下，约为2秒)之后，OUT的图形重复，而且继续这样做，直到释放了该阵列。
可以以顺序方式，自动运行单个时钟电路驱动的所有阵列。这可以通过对与该阵列中的计数器相同的计数器附加时钟频率分频器，然后，在此之后再具有两个计数器级(对于4阵列的情况)实现。然后，最后两位驱动两位解码器，该两位解码器通过阵列输入A1选择4个阵列之一。在这种情况下，对全部4个阵列供电，但是仅选择的阵列具有有效输出，其它3个阵列保持0。
图6示出根据本发明一个实施例的阵列环形振荡器。在一个实施例中，阵列环形振荡器分别具有包括5级，该5级包括NAND2门601，以及小通门和跨接在后面的倒相器上的保持器。该电路的延迟对通门的门限电压Vt的值非常敏感。利用通门Vt的变化控制这种环的延迟的变化。因此，频率调制的阵列输出频率是通门Vt的分布的直接测量值。由于在该环上具有5个通门，所以随机分布的Vt的环频率变化是与该环的一级有关的环频率变化的51/2倍。通过观察作为阵列电源电压的函数的输出频谱并与标准简单倒相器环频率(即，将在下面说明的时钟的频率)进行比较，可以获得Vt的绝对值及其在64个环形振荡器的阵列上的分布。此外，频率分量遵循启动各环的顺序(order)，因此，如果知道开始点，就可以分别获得64个不同Vt值的物理位置。在该实现中，8个阵列分别具有不同的通门设计、各种规格的P(Positive)沟道场效应晶体管(PFET)或者N(Negative)沟道场效应晶体管(NFET)。
通过利用NAND2 501反馈每个环输出的信号，实现RO组内的“或”功能。前面的环输出的RINGSIG(或者“1”，对于该组的顶环)驱动端子ROIN。如果选择该环，则从端子RINGSIG反馈振荡输出。如果不选择它，则每当反馈到ROIN时，RINGSIG重复。
图7示出根据本发明一个实施例的阵列环形振荡器级；在该实施例中，与图6相同，每个阵列环形振荡器分别具有5级(未示出)，该5级包括倒相器702以及小通门和跨接在后面的倒相器上的保持器。该电路的延迟对该通门的门限电压Vt的值非常敏感。利用通门Vt的变化控制这种环的延迟的变化。因此，频率调制的阵列输出频率是通门Vt的分布的直接测量值(measure)。由于在该环上具有5个通门(仅示出倒相器702)，所以随机分布的Vt的环频率变化是与该环的一级有关的环频率变化的51/2倍。通过观察作为阵列电源电压的函数的输出频谱并与标准简单倒相器环频率(即，将在下面说明的时钟的频率)进行比较，可以获得Vt的绝对值及其在64个环形振荡器的阵列上的分布。此外，频率分量遵循启动各环的顺序，因此，如果知道开始点，就可以分别获得64个不同Vt值的物理位置。在该实现中，8个阵列分别具有不同的通门设计、各种规格的P沟道场效应晶体管(PFET)或者N沟道场效应晶体管(NFET)。与图6类似，通过利用倒相器组合702反馈每个环输出的信号，实现RO组内的“或”功能。
对于图6和7，在降低阵列电源电压时，可以降低环形振荡器的频率，而迅速增大环形振荡器频率的变化。这样基本上可以实现对Vt及其弥散度进行绝对值校准，而且对于低Vt变化，可以改善“信噪比”。VDD供电读出电路的操作不受阵列电源降低的影响。
图8示出根据本发明一个实施例的时钟电路800的顶级原理图。如图3所示，时钟电路310、315分别控制环形振荡器，图8示出它们的顶级电路图。该时钟电路包括300级基准环形振荡器805、24级分频器810以及各种控制与输出电路。有4个外部输入(clkperiod、clksel、extclk以及trigxc)和3个相同的输出(一个左侧时钟电路的两个阵列的，一个是右侧时钟电路的两个阵列的，以及第三(trigout)，利用输入trigxc接通或者断开)。环形振荡器级包括其总负荷与3个输出等效的标准门加载倒相器(standard gate-loaded inverter)。300级振荡器605的目标频率约为170MHz。Clkperiod用于选择在分频器上的哪个点获得频率F。如果F＝40Hz，这可以22级之后，或者，如果F约为10Hz，则这可以在全部24级之后。我们还可以选择使用外部时钟(端子extclk)，而不使用内部时钟，在特定情况下，可能要求这样做。在clksel＝1时，内部时钟环接通，然后，驱动该电路。在clksel＝0时，时钟电路的输出根据extclk变化，extclk的频率F通常在几Hz到几KHz的范围内。
通过具有可复位分频器/计数器，而且通过在复位之后立即启动读出过程，则可以无歧义地使每个频率分别与特定物理位置相关。特别是，这可以应用于以顺序方式自动运行一个时钟电路驱动的所有阵列的配置。
通过禁用环形振荡器之一，使得在寻址(address)时它不振荡，可以以输出波形的形式显示0频率标志(marker)。这样，就可以无歧义地使每个频率分别与特定物理位置相关。即，可以一起复用每个半导体电路的输出信号，以形成连续输出信号，其连续时间增量对应于连续寻址半导体电路。因此，在一个实施例中，通过公共总线，测量并读出每个半导体电路的输出信号，其中输出信号的分布是感兴趣参数分布的测量值。包含在连续输出信号内的标志可以用于识别特定时间增量，半导体电路阵列具有特定物理位置。
对于可以是方形或者矩形的更大阵列，可以使用行和列(X和Y)解码器(例如，二维解码器)。利用NAND3代替该环上的NAND2，该NAND3具有利用X和Y解码器驱动的两条SEL线(例如，图5所示的A1)。为了直接研究芯片变化和晶片变化，这种大型阵列可以在芯片上扩展，使得可以实现几mm2或者更大的面积，而且该技术用于研究大面积上的空间起伏和统计性起伏。
可以以与现有在线测量设备兼容的较低速率(10-40Hz)，根据上述上述设计进行频率调制。利用更复杂的市售仪器，可以动态提高该速率(1至10KHz)，而不损失精度。
在上述特定实施例中，这样设计环形振荡器级，以使通门Vt的变化控制级延迟的变化，并因此控制环形振荡器频率的变化。也可以是强调其它器件和电路参数变化的其它设计。对于通道(via)电阻的变化，可以经过各通道，利用金属线连接阵列上的各门，使得通道电阻控制环延迟。对于金属电阻和电容的变化(Rw和Cw)，可以利用金属线对阵列上的各门加载，使得利用导线电容(金属梳形结构)或者利用RwCw(例如，导线电阻)，控制环延迟。
本发明可以用作在线可测试屈服点监控器，用于通过将一个金属层连接到之上或者之下的另一个金属层，检测通道上的电断路。在这种情况下，阵列环可以包括4个倒相器和NAND门，其中利用两层上的金属线和大量串联的通道，使倒相器之一的输出连接到后面的倒相器的门上。断路通道防止环发生振荡。RO阵列的输出也是频率调制信号，其中0频率输出对应于断路，可以定位该断路，以根据其已知解码器地址进行故障分析。
为了检测如上所述电断路对该设置所做的变型可以用于检测金属线之间的电断路。金属梳(metal comb)插在一个倒相器的输出端与后面的倒相器的门之间。该梳上的金属线之间的短路可能使该环振荡。在这种情况下，RO阵列输出主要是一个长系列0频率输出周期，其中临时成环周期(occasional ringing period)对应于短路。与断路情况相同，可以定位该短路，以根据其已知解码器地址进行故障分析。
本发明还可以用于确定芯片上的老化特性。在一个实施例中，可以在芯片上分布约1000个环，该芯片的面积主要被例如完整微处理器设计占用。该环处于独立电源上，而且，以高压驱动该环，其中在某个时间周期T，该芯片处于升高的温度。在老化周期之前和之后，在常规运行条件下，对该环进行频率测量，然后，测量频率的变化，并利用该频率的变化预测该芯片未来的老化性能。
图9示出根据本发明一个实施例用于顺序寻址并读出线性电阻器阵列上的各点的电压的电路。这是图2所示更通用电路的一种特殊情况，其中解码器驱动NFET T1、T2、T3和T4的门。时钟RO 910产生周期为t的时钟信号，利用分频器920使该周期t降低M倍，时钟RO 910驱动解码器930之前的计数器925。解码器930分别使NFET T1、T2、T3、T4顺序启动固定时间间隔T，其中T＝Mt。电阻器梯形电路上的选择的点上的电压出现在OUT端，与上述实施例中的环形振荡器的信号很相似。元件R1、R2和R3通常是相同的电阻性元件，例如，金属接触器、通道、最小宽度导线段、多晶硅段或者扩散段。实际电路可以具有63至1027或者更多个电阻性元件以及具有与上述环形振荡器情况相同的控制电路的实现，主要差别是该输出是在某些频率与振荡相反的DC电压。可以利用市售的电压表直接分析该输出电压，以获得该阵列上的各元件的电阻的最小偏差、最大偏差、平均偏差以及标准偏差。转回阶梯的顶部可以提供用于识别哪个阶梯对应于哪个电阻器的内在标志。
图10示出根据本发明一个实施例用于顺序寻址并读出线性电阻器阵列上的各点的电压的电路。时钟RO 1010产生周期为t的时钟信号，利用分频器1020使该周期t降低M倍，时钟RO 1010驱动解码器1030之前的计数器1025。解码器1030分别使NFET T1、T2、T3、T4顺序启动固定时间间隔T，其中T＝Mt。电阻器梯形电路上的选择的点上的电压出现在OUT端，与上述实施例中的环形振荡器的信号相似。元件R1、R2和R3通常是相同的电阻性元件，例如，金属接触器、最小宽度导线段、或者多晶硅段。实际电路可以具有63至1027或者更多个电阻性元件以及具有与上述环形振荡器情况相同的控制电路的实现，主要差别是该输出是在某些频率与振荡相反的DC电压。在该实施例中，输出电压成为压控振荡器(VCO)1070的输入。附加VCO的优点是输出信号的振幅是全电源电压，其中信息被编码为频率。与读出的直流电压相比，这样对某种噪声不敏感，而且与读出的直流电压相比，这样可以运行得更快(更短的T)，因为可以紧接在VCO之后设置大型片下驱动器，如果利用模拟直流电压读出方法，这更加困难。
图11示出图9和图10所示根据本发明实施例的电路的输出电压或者频率。根据图9，输出端是重复递降阶梯，配置解码器930以从上到下顺序选择电阻性阶梯上的点。根据图10，VCO 1070的输出频率是重复递降阶梯，其中阶梯上的变化对应于电阻的变化。
图12示出根据本发明一个实施例用于顺序寻址并读出阵列上的各晶体管的漏极电流(例如，恒定电流)的电路。这是图2所示更通用电路的一种特殊情况，其中解码器驱动通常相同的NFET T5、T6、T7和T8的门(gate)。时钟RO 1210产生周期为t的时钟信号，利用分频器1220使该周期t降低M倍，时钟RO 1210驱动解码器1230之前的计数器1225。解码器1230分别使NFET T1、T2、T3、T4顺序启动固定时间间隔T，其中T＝Mt。晶体管T5、T6、T7和T8与专用电源电压VR并联供电，而且它们共享公共地线，该公共地线还可以是解码器的地线。该输出是选择的NFET的漏极电流ID，而且利用从专用电源电压VR吸收的电流，测量该输出。利用被配置用于在阵列上顺序选择NFET的解码器，该输出表现的与如图2所示的输出相同，其中振幅的变化对应于漏极电流的变化。实际电路可以具有63至1024或者更多个通常相同的NFET以及具有与上述环形振荡器情况相同的控制电路的实现(implementation)，主要差别是该输出是在某些频率与振荡相反的DC电压。可以测量在没有选择的NFET的情况下流动的电流ID，而且可以从其它ID读数中减去该电流ID，以校正阵列的断开电流。可以利用市售的电流表直接分析输出ID值，以获得该阵列上的各NFET的漏极电流的最小偏差、最大偏差、平均偏差以及标准偏差。
此外，可以利用一个或者多个软件应用程序(或甚至软件和硬件的组合，例如，使用专用集成电路(ASIC))表示该监控方法和/或者数据结构，其中将该软件从存储介质(例如，ROM、磁驱动器或者光驱动器或者盘)装载到存储器上，然后，CPU(例如，处理器)运行该软件。这样，可以将本发明的该监控方法和/或者数据结构存储到计算机可读介质，例如，RAM存储器、ROM、磁驱动器或者光驱动器或者盘等上。
尽管上面对本发明的优选实施例进行了说明，但是，在不脱离本发明的基本范围的情况下，可以实现本发明的其它实施例。
权利要求
1.一种用于监控多个半导体电路的方法，包括至少提供一个半导体电路阵列；顺序寻址每个半导体电路；以及测量每个所述半导体电路的输出信号，其中所述输出信号的分布是感兴趣参数的分布的测量值。
2.根据权利要求1所述的方法，其中每个所述半导体电路的输出信号包括电压。
3.根据权利要求1所述的方法，其中每个所述半导体电路的输出信号包括电流。
4.根据权利要求1所述的方法，其中每个所述半导体电路的输出信号包括频率。
5.根据权利要求1所述的方法，其中感兴趣参数包括所述半导体电路的门限电压。
6.根据权利要求1所述的方法，其中感兴趣参数包括所述半导体电路的漏极电流。
7.根据权利要求1所述的方法，其中感兴趣参数包括所述半导体电路的线性区域内的电流，其中所述半导体电路是晶体管。
8.根据权利要求1所述的方法，其中感兴趣参数包括所述半导体电路的电阻。
9.根据权利要求1所述的方法，其中解码器顺序寻址所述半导体电路阵列。
10.根据权利要求9所述的方法，其中所述解码器是具有一个选择输出的一维解码器，或者是具有第一选择输出和第二选择输出的二维解码器。
11.根据权利要求9所述的方法，进一步包括将振荡器电路驱动的计数器产生的多个计时输入信号提供到解码器。
12.根据权利要求11所述的方法，其中振荡器电路包括环形振荡器和分频器。
13.根据权利要求1所述的方法，其中一起复用每个所述半导体电路的输出信号，以形成其连续时间增量对应于连续寻址的半导体电路的连续输出信号。
14.根据权利要求13所述的方法，其中将标志包含在连续输出信号中，以识别特定时间增量，所述至少一个半导体电路阵列具有特定物理位置。
15.根据权利要求14所述的方法，其中该标志使得能够对于特定半导体电路识别输出信号中的每个时间增量。
16.根据权利要求14所述的方法，其中通过省略所述半导体电路之一，以使其输出信号处于0电平，产生所述标志。
17.根据权利要求1所述的方法，其中所述至少一个半导体电路阵列包括多个并联或者串联供电的可单独寻址半导体电路。
18.根据权利要求17所述的方法，其中半导体电路包括环形振荡器，选择的半导体电路的输出信号包括恒定频率振荡或者恒定电流。
19.根据权利要求17所述的方法，其中感兴趣参数至少包括门限电压、通道电阻、导线电容以及导线电阻之一。
20.根据权利要求18所述的方法，其中每个环形振荡器的输出用于检测断路或者短路。
21.根据权利要求1所述的方法，其中半导体电路包括n沟道场效应晶体管或者p沟道场效应晶体管，而且输出信号包括电流。
22.根据权利要求21所述的方法，其中感兴趣参数包括寻址场效应晶体管的漏极-源极电流。
23.根据权利要求1所述的方法，其中多个半导体电路包括电阻性元件。
24.根据权利要求23所述的方法，其中感兴趣参数包括电阻性元件的电阻。
25.根据权利要求24所述的方法，其中电阻性元件包括通道、导线段、多晶硅段或者扩散段。
26.一种用于多个监控半导体电路的装置，包括至少一个2n半导体电路阵列；时钟环形振荡器，具有预定周期，用于提供时钟信号；分频器，用于分频所述时钟；n级二进制计数器，用于根据所述分频的时钟信号，产生n个解码器输入；解码器，用于利用所述n个解码器输入，顺序寻址每个半导体电路；以及公共输出总线，在其上，所述至少一个半导体电路阵列的输出信号的分布是感兴趣参数的分布的测量值。
27.根据权利要求26所述的装置，其中所述至少一个阵列的每个半导体电路输出电压。
28.根据权利要求26所述的装置，其中所述至少一个阵列的每个半导体电路输出电流。
29.根据权利要求26所述的装置，其中所述至少一个阵列的每个半导体电路输出频率。
30.根据权利要求26所述的装置，其中感兴趣参数包括所述半导体电路的门限电压。
31.根据权利要求26所述的装置，其中感兴趣参数包括所述半导体电路的漏极电流。
32.根据权利要求26所述的装置，其中感兴趣参数包括所述半导体电路的线性区域内的电流，其中所述半导体电路是晶体管。
33.根据权利要求26所述的装置，其中感兴趣参数包括所述半导体电路的电阻。
34.根据权利要求26所述的装置，其中半导体电路包括环形振荡器。
35.根据权利要求26所述的装置，其中半导体电路包括n沟道或者p沟道场效应晶体管。
36.根据权利要求26所述的装置，其中所述解码器是具有一个选择输出的一维解码器，或者是具有第一选择输出和第二选择输出的二维解码器。
37.根据权利要求26所述的装置，其中一起复用每个所述半导体电路的输出信号，以形成其连续时间增量对应于连续寻址的半导体电路的连续输出信号。
38.根据权利要求37所述的装置，其中将标志包含在连续输出信号中，以识别特定时间增量，所述至少一个半导体电路阵列具有特定物理位置。
39.根据权利要求38所述的装置，其中该标志使得能够对于特定半导体电路识别输出信号中的每个时间增量。
40.根据权利要求38所述的装置，其中通过省略所述半导体电路之一，以使其输出信号处于0电平，产生所述标志。
41.根据权利要求26所述的装置，其中所述至少一个半导体电路阵列包括多个并联或者串联供电的可单独寻址半导体电路。
42.根据权利要求41所述的装置，其中半导体电路包括环形振荡器，选择的半导体电路的输出信号包括恒定频率振荡或者恒定电流。
43.根据权利要求41所述的装置，其中感兴趣参数至少包括门限电压、通道电阻、导线电容以及导线电阻之一。
44.根据权利要求42所述的装置，其中每个环形振荡器的输出用于检测断路或者短路。
45.根据权利要求26所述的装置，其中半导体电路包括n沟道场效应晶体管或者p沟道场效应晶体管，而且输出信号包括电流。
46.根据权利要求45所述的装置，其中感兴趣参数包括寻址场效应晶体管的漏极-源极电流。
47.根据权利要求26所述的装置，其中多个半导体电路包括电阻性元件。
48.根据权利要求47所述的装置，其中感兴趣参数包括电阻性元件的电阻。
49.根据权利要求48所述的方法，其中电阻性元件包括通道、导线段、多晶硅段或者扩散段。
50.一种计算机可读介质，其上存储了多个指令，该多个指令包括在处理器执行它时，可以使处理器执行用于监控至少一个半导体电路阵列的方法的各步骤的指令，该方法包括顺序寻址每个半导体电路；以及测量每个半导体电路的输出信号，其中所述输出信号的分布是感兴趣参数分布的测量值。
51.根据权利要求50所述的计算机可读介质，其中每个所述半导体电路的输出信号包括电压。
52.根据权利要求50所述的计算机可读介质，其中每个所述半导体电路的输出信号包括电流。
53.根据权利要求50所述的计算机可读介质，其中每个所述半导体电路的输出信号包括频率。
54.根据权利要求50所述的计算机可读介质，其中感兴趣参数包括所述半导体电路的门限电压。
55.根据权利要求50所述的计算机可读介质，其中感兴趣参数包括所述半导体电路的漏极电流。
56.根据权利要求50所述的计算机可读介质，其中感兴趣参数包括所述半导体电路的线性区域内的电流，其中所述半导体电路是晶体管。
57.根据权利要求50所述的计算机可读介质，其中感兴趣参数包括所述半导体电路的电阻。
58.根据权利要求50所述的计算机可读介质，其中解码器顺序寻址所述半导体电路阵列。
59.根据权利要求58所述的计算机可读介质，其中所述解码器是具有一个选择输出的一维解码器，或者是具有第一选择输出和第二选择输出的二维解码器。
60.根据权利要求58所述的计算机可读介质，进一步包括将振荡器电路驱动的计数器产生的多个计时输入信号提供到解码器。
61.根据权利要求60所述的计算机可读介质，其中振荡器电路包括环形振荡器和分频器。
62.根据权利要求50所述的计算机可读介质，其中一起复用每个所述半导体电路的输出信号，以形成其连续时间增量对应于连续寻址的半导体电路的连续输出信号。
63.根据权利要求62所述的计算机可读介质，其中将标志包含在连续输出信号中，以识别特定时间增量，所述至少一个半导体电路阵列具有特定物理位置。
64.根据权利要求63所述的计算机可读介质，其中该标志使得能够对于特定半导体电路识别输出信号中的每个时间增量。
65.根据权利要求63所述的计算机可读介质，其中通过省略所述半导体电路之一，以使其输出信号处于0电平，产生所述标志。
66.根据权利要求50所述的计算机可读介质，其中所述至少一个半导体电路阵列包括多个并联或者串联供电的可单独寻址半导体电路。
67.根据权利要求66所述的计算机可读介质，其中半导体电路包括环形振荡器，而且选择的半导体电路的输出信号包括恒定频率振荡或者恒定电流。
68.根据权利要求66所述的计算机可读介质，其中感兴趣参数至少包括门限电压、通道电阻、导线电容以及导线电阻之一。
69.根据权利要求67所述的计算机可读介质，其中每个环形振荡器的输出用于检测断路或者短路。
70.根据权利要求50所述的计算机可读介质，其中半导体电路包括n沟道场效应晶体管或者p沟道场效应晶体管，而且输出信号包括电流。
71.根据权利要求70所述的计算机可读介质，其中感兴趣参数包括寻址场效应晶体管的漏极-源极电流。
72.根据权利要求50所述的计算机可读介质，其中多个半导体电路包括电阻性元件。
73.根据权利要求72所述的计算机可读介质，其中感兴趣参数包括电阻性元件的电阻。
74.根据权利要求73所述的计算机可读介质，其中电阻性元件包括通道、导线段、多晶硅段或者扩散段。
全文摘要
本发明公开了一种用于监控多个半导体器件的方法和装置。至少提供一个文档编号G01R31/26GK1763553SQ20051008460
公开日2006年4月26日 申请日期2005年7月15日 优先权日2004年10月20日
发明者曼尤尔·布尚, 马克·B·凯钦 申请人:国际商业机器公司