专利名称：图案产生程序的最佳化方法、程序以及信号产生装置的制作方法
技术领域：
本发明是关于一种数字图案信号产生装置的图案产生程序的最佳化，特别是关于一种具备先进先出存储器(FIFO存储器)的信号产生装置的图案产生程序的最佳化方法、程序以及信号产生装置。
背景技术：
具有数字信号处理功能的半导体元件或板等数字电路较多的是通常从外部输入规定图案的数字信号，进行电路的动作控制，或检测输出信号进行功能试验。这种控制或试验中，较多的是需要复数种信号图案作为外部输入信号，并且对应于控制条件或试验条件的变更，需要柔性变更信号图案。因此，用来产生数字信号图案的信号产生装置中占主流的方式是通过处理器执行记述有所产生的信号图案的程序，产生信号图案的方式。
图2表示先前的具有代表性的信号产生装置。信号产生装置26由存储器20、连接于存储器20的处理器23、以及连接有处理器23的输出的信号输出电路24构成。存储器20中存储有记述有信号图案的图案产生程序21以及基本信号图案的图案数据22。分别于图3(a)以及(b)中表示图案产生程序21和图案数据22的一例。处理器23与时钟信号同步执行图案产生程序21，产生信号图案。信号输出电路24将由处理器23产生的信号图案转换成适合设备25的信号级别的电子信号，并输出到设备25中，该设备25是控制或试验的对象。
接着，以图3的图案产生程序执行时的动作为例说明图2的信号产生装置25的动作。图4是表示各时钟信号的执行指令的图，用下划线表示信号图案输出到设备25的时钟。另外，在图3(a)的程序中，DATA指令为从图案数据22中产生由参数表示的图案数据的指令。LOOP指令为重复参数次数从LOOP指令到LOOP END指令的指令的重复指令。JSR指令为参数的子程序执行指令。STOP指令为表示程序结束的指令。
如果执行图案产生程序，那么于起始时钟(时钟1)执行步骤30的DATA指令，处理器23产生存储在图案数据22的DATA0中的信号图案“0000”。于下一时钟(时钟2)执行步骤31的LOOP指令，重复从LOOP指令(步骤31)到LOOP END指令(步骤34)的步骤3次，进行设定。于时钟3执行步骤32的JSR指令，呼叫子程序SUB1(步骤36、37)。通过此呼叫，可以于时钟4执行步骤36的DATA指令，产生存储在图案数据22的DATA1中的信号图案“1010”。于时钟5执行步骤37的RTN指令，从子程序恢复为主程序。
于时钟6到8，针对子程序SUB2进行同样的动作，产生存储在图案数据22的DATA2中的信号图案“1111”。于时钟9，通过LOOP END指令进行重复次数的判定和重复处理。此时刻，步骤31～34的重复仅执行一次，因此返回到步骤32执行第二次重复内容。如果时钟10～16的第二次重复、时钟17～23的第三次重复结束，那么于时钟24，通过STOP指令结束图案产生程序。
从图4可以了解，图3(a)的图案产生程序的执行中需要24时钟的时间。在此期间，在以下划线表示的时钟1、4、7、11、14、18、21时产生信号图案。在此，如果着眼于产生各信号图案的定时，那么产生时钟1的信号图案后到产生时钟4的信号图案的时间间隔为3时钟，而产生时钟7的信号图案后到产生时钟11的信号图案的时间间隔为4时钟。这样，如果在图2的信号产生装置26中执行图3的图案产生程序，那么就存在图案产生间隔没法成为固定间隔的问题。
针对此问题，如图5所示，考虑有仅以DATA指令记述图案产生程序21，从而使图案产生间隔固定的方法。该方法中，不需要在DATA指令间进行其它指令的处理，可以用和DATA指令处理时间(1时钟)相同的时间间隔输出信号图案。但是，由于图案产生程序21和信号图案的长度成正比地增长，因此重复同一信号图案数次时，会存在图案产生程序变得冗长，需要大容量的存储器20的问题。
并且，如专利文献1所揭示的技术，其是通过在程序中适当配置规定时间的待机指令(NOP指令)，而使信号图案产生周期为固定的技术。但是，执行指令所需要的时间会根据图案产生程序21的编译器或处理器23的种类而不同，因此必须针对各装置制作相应于信号产生装置26的特性的图案产生程序21。并且，需要边考虑信号产生定时边进行程序设计，因此需要高度程序设计的技术。再者，该方法中存在以下问题信号产生时间间隔最长的定时和剩余信号图案的产生定时相吻合，因此信号图案的最大频率成为时钟信号频率的数分之一到数十分之一。
因此，存在如图6的信号产生装置60般，在输出段设置FIFO存储器62的方法。信号产生装置60和图2的信号产生装置26的不同之处在于在处理器61的输出和信号输出电路24之间设有FIF0存储器62，以及FIFO存储器62存满时，处理器61具有停止动作的功能；其它构成要素的动作相同。
信号产生装置60在向设备25输出信号图案之前产生信号图案，在FIFO存储器62中存储有规定数量的信号图案时，依次输出信号图案。当从FIFO存储器62输出的输出速度快于处理器61的信号产生速度时，处理器61不会再停止，而是产生信号，当DATA指令连续执行直到FIFO存储器62中存满时，处理器61停止动作直到FIFO存储器62中产生空容量。
这样，在图6的信号产生装置60中，由于将处理器61所产生的信号图案暂时存储在FIFO存储器62中，再以固定周期将信号图案从FIFO存储器62输出到设备25中，因此在制作图案产生程序21时，不需要考虑信号产生定时。并且，由于预先将信号图案存储在FIFO存储器62中后再开始输出信号，因此处理器61可以通过高于图2的信号产生装置26的频率输出信号图案。
专利文献1日本专利特开2000-162287号公报专利文献2日本专利特开平10-160808号公报专利文献3日本专利特开平11-2668号公报专利文献4日本专利特开平11-64469号公报[发明所欲解决的问题]然而，FIFO存储器62的容量有限，因此如果执行结构复杂的图案产生程序21，信号图案的产生无法同步进行，在程序执行途中FIFO存储器62会变成空状态，而无法以固定周期输出信号图案(缺省)。如果为了防止缺省而搭载大容量的FIFO存储器62，就会导致装置的大型化、复杂化并使成本增高。因此，需要相应于FIFO存储器62的容量或图案产生和图案输出的速度比等系统特性，使图案产生程序21最佳化。
发明内容
本发明通过一种最佳化方法解决上述问题，该最佳化方法是信号产生装置所使用的图案产生程序的最佳化方法，该信号产生装置具备依据上述图案产生程序产生信号图案的产生机构，存储上述信号图案的存储机构，以及在每一规定周期输出上述存储机构中存储的上述信号图案的输出机构；又，该最佳化方法包含针对上述图案产生程序的各指令，判断是否需要展开该指令的判断步骤；以及展开上述指令的展开步骤。
即，在执行图案产生程序21之前，针对程序的各指令，检查通过该指令的执行而FIFO存储器62的图案存储数量的变化，仅简化有可能产生缺省的指令。由于重复指令或子程序指令的指令本身无法判断缺省的有无或最佳化构造，因此需要检查重复内容或被呼叫的子程序的内容进行判断。
通过本发明，可以防止图案产生程序的冗长化，并消除缺省。
图1是本发明的最佳化方法的主程序的流程图。
图2是先前的信号产生装置的概要构成图。
图3是图案产生程序以及图案数据的示例。
图4是以时钟顺序表示先前的信号产生装置的动作的说明图。
图5是先前的图案产生程序的变换例。
图6是先前的信号产生装置的概要构成图。
图7是本发明的信号产生装置的概要构成图。
图8是本发明的最佳化方法的JSR程序的流程图。
图9是本发明的最佳化方法的LOOP程序的流程图。
图10是通过本发明的最佳化方法而展开的图案产生程序的变换例。
图11是LOOP程序的是否需要展开的判定以及展开方法的说明图。
符号说明20，81 存储器21 图案产生程序22 图案数据23，61 处理器24 信号输出电路25 设备26，60，80 信号产生装置62 FIFO存储器82 最佳化程序具体实施方式
[实施例]以下，参照图式，就本发明的较好实施方面的信号产生装置进行详细说明。
图7是利用本发明的信号产生装置80的概要构成图。图7的各构成要素中，针对和图2或图6的构成要素具有同等或类似功能的要素标注相同的符号。
信号产生装置80由存储器81(第二存储机构)、连接于存储器81的处理器61(产生机构)、连接于处理器81的输出的FIFO存储器62(第一存储机构)、以及连接于FIFO存储器62的输出的信号输出电路24(输出机构)构成。信号产生装置80的输出连接于设备25的信号图案输入。
存储器81中存储有记述有信号图案的图案产生程序21、基本信号图案的图案数据22、以及通过本发明的方法用来将图案产生程序21最佳化的最佳化程序82。分别于图3(a)以及(b)表示图案产生程序21和图案数据22的一例。
处理器61依据时钟信号执行图案产生程序21或最佳化程序82。本实施例所使用的处理器61具有任一指令均于1时钟处理的功能。本实施例的信号产生装置80的处理器61和图6的信号产生装置60同样地具有以下功能在FIFO存储器62存满时，停止动作直到产生空容量。
FIFO存储器62根据处理器61的写入请求，与时钟信号同步从处理器61输入信号图案并存储。并且，信号输出电路24与读出时钟同步，将存储的信号图案依次输出。本实施例中，将处理器61的时钟信号1/2分频(一半的频率)的时钟信号用作读出时钟。另外，关于读出时钟的产生方法，可以将处理器61的时钟信号分频后直接使用，也可以使用和处理器61的时钟信号不同步的信号。
接着，说明图7的信号产生装置80的动作。首先，处理器61执行最佳化程序82，进行图案产生程序21的最佳化，以使图案产生程序21执行中不会产生缺省。接着，处理器61执行最佳化的图案产生程序21，产生信号图案。所产生的信号图案依次存储在FIFO存储器62中。当FIFO存储器62中存储有规定数量的信号图案时，信号输出电路24便开始向设备25输出信号。当DATA指令连续执行直到FIFO存储器62中存满时，处理器61再次停止动作直到FIFO存储器62中产生空容量。通过以上方法，可以不受处理器61的信号图案产生定时的影响，通过FIFO存储器62的读出时钟获得固定周期的信号图案。
另外，以下的说明中，将子程序呼叫指令(JSR指令)本身称作子程序的头部，将恢复指令(RTN指令)称作子程序的尾标，将恢复指令以外的子程序内容称作子程序的主体。并且，将重复指令(LOOP指令)本身称作重复的头部，将重复结束指令(LOOP END指令)称作重复的尾标，将LOOP指令和LOOP END指令之间的重复内容称作重复的主体。进一步地图案产生指令(DATA指令)将DATA指令本身称作主体。
在处理子程序的头部、主体以及尾标期间，分别将FIFO存储器62中存储的信号图案的数量变化量表示为Hj、B、Tj。FIFO存储器62中存储的信号图案数量的变化量是在执行该指令时从FIFO存储器62中存储的数量减去由信号输出电路24输出的数量的理论值。本实施例的信号产生装置80中，任一指令均于1时钟执行，且每2时钟通过信号输出电路24输出信号图案，因此DATA指令增加0.5，DATA指令以外的指令减少0.5。因此，Hj和Tj为-0.5的固定值，B为根据子程序的内容而变动的变量。
同样地，重复的头部、主体以及尾标中，分别将存储在FIFO存储器62中的信号图案数量的变动量表示为H1、B、T1。在本实施例中，H1＝T1＝-0.5的固定值，B为根据重复内容而变动的变量。再者，DATA指令的主体表示为Bd。由于Bd为单一指令因此为固定值(+0.5)。汇总以上情况表示在表1中。
接着，以图3(a)的图案产生程序21的最佳化为例，参照图1、图8以及图9的流程图，说明通过最佳化程序82进行的最佳化方法。图1是最佳化程序82的主程序的流程图。图8是针对子程序呼叫指令(JSR指令)判断是否需要展开，如果需要就实施展开的JSR程序103的流程图。图9是针对重复指令(LOOP指令)判断是否需要展开，如果需要就实施展开的LOOP程序104的流程图。
另外，以下的说明中，为避免图3、图4等程序的步骤编号和图1、图6等流程图的步骤编号混淆，将流程图中的步骤编号表示为“流程图100”。
流程图的变量中，R为FIFO存储器62中所存储的信号图案的数量。通常，在执行图案产生程序21时，FIFO存储器62是空的，因此R初始设定为0，但连续执行若干个图案产生程序时或预先在FIFO存储器62中存储规定数量的信号图案后执行程序时，R≠0。本实施例中，是在在FIFO存储器62中存储有两个信号图案的状态下执行图案产生程序21的条件下进行最佳化的，因此R的初始值设为2。
Ri与C分别为R、B的保留变量。并且，M为在主体执行中(重复指令的情况下第一次执行中)，以各处理程序的开始时刻为基准，FIFO存储器62的存储数量为最小的值。另外，由于变量B或M为局部变量，因此程序间的变量值没有授受关系，如果在程序执行中呼叫不同的程序，那么会将当前值堆栈到存储器中，于恢复时再读出该堆栈值并赋值。
最佳化程序82首先将R值初始设定为2(流程图100)。接着，判定最初的指令类别(流程图101)。由于最初的指令为步骤30的DATA指令，因此赋值C＝Bd(＝0.5)(流程图102)，添加到R(流程图107)。此结果是R＝2.5。
由于下一个指令为步骤31的LOOP指令，因此执行LOOP程序104。LOOP程序中，首先初始设定变量(流程图130)。接着，为求出重复执行(步骤31～34)产生的R值变动量以及第一次重复执行时的M值(B值的最小值)，解析重复内容。首先，判定步骤32的指令类别(流程图131)。步骤32为JSR指令，因此呼叫JSR程序103。另外，通过执行步骤31的LOOP指令，R值仅H1(＝-0.5)变动，因此处理JSR程序时R的初始值为2。
JSR程序中，首先初始设定变量(流程图110)。接着，在执行子程序时，求出FIFO存储器62中存储的信号图案数量的最小值M。首先，判定子程序内容的最初指令类别(流程图111)。由于步骤36为DATA指令，因此赋值C＝Bd(＝0.5)(流程图112)，添加到B和R(流程图115)。因B＝0.5，大于M＝0，从而过渡到下一个指令的分析。如果步骤36为减少FIFO存储器62中存储的信号图案数量的处理，那么M≥B(流程图116)，将B值赋值到M(流程图117)。这样可以将执行子程序时B的最小值记录到M中。
再次返回到图3的程序动作说明。步骤37为表示子程序结束的RTN指令。从而在此时刻，在B值中存储有子程序内容处理产生的R值变动量，在M值中存储有B值的最小值。因此，首先评估在JSR程序开始时信号图案存储数Ri中添加M的值(流程图118)。该值小于0时，即使展开子程序(用子程序内容置换子程序指令)，也无法消除缺省状态。因此，此情况下进行错误显示(流程图124)，结束最佳化程序的执行(流程图125)。
在本实施例的情况下，Ri+M＝2，因此可以进行最佳化。因此，接着为判断是否需要展开，评估包含呼叫以及恢复处理的子程序整体的信号图案存储数量的变化量(Hj+B+Tj)(流程图119)。Hj+B+Tj的值大于0时，通过执行子程序，信号图案存储数量增加，从而无需展开。此情况下，将执行子程序处理时信号图案存储数量的变化量(Hj+B+Tj)赋值到C(流程图122)，结束JSR程序(流程图123)。
本实施例的情况下，Hj+B+Tj＝-0.5＜0，因此将步骤32的JSR指令置换为步骤36的子程序内容(流程图120)。通过展开，不进行子程序呼叫处理以及恢复处理，因此信号图案存储数量的变化量成为执行子程序内容时的变化量B(＝0.5)。将此值赋值到C(流程图121)，结束JSR程序，恢复为LOOP程序(流程图123)。这样，结束步骤31～34的重复处理中的步骤32的最佳化处理。
在恢复的LOOP程序中，首先将C值加到B值和R值上(流程图135)。由于C＝0.5，因此B＝0.5、R＝2.5。其后，将M值和B值进行比较(流程图136)。M≥B时将B赋值到M(流程图1347)，但此时M值为0，M＜B，因此无法进行赋值。
步骤33为JSR指令，因此和步骤32相同，执行JSR程序。其结果是，步骤33和步骤32同样地进行展开。通过此最佳化，执行步骤33后的B值为1，R值为3(流程图135)。步骤34为表示重复指令结束的LOOP END指令。这样，在此时刻B值中存储有每处理重复内容一次产生的R值变动量，M值中存储有B值的最小值。因此，首先评估LOOP程序开始时的R值Ri(LOOP程序开始时的信号图案存储数量)、重复次数(n)减去1再乘以B值的值(从重复开始到最后一次开始时的存储数量的变化量)、以及M值(执行最后一次重复时的B的最小值)的合计是否小于0(流程图138)。如果此值小于0，即使全部展开重复指令(依次记述重复内容重复次数次)，也无法消除缺省。因此，在此情况下进行错误显示(流程图139)，结束最佳化程序的执行(流程图140)。
本实施例的情况下，Ri+(n-1)×B+M＝2.5+2×1+0≥0，因此可以进行最佳化。因此，接下来评估LOOP指令本身的存储数量变化量(H1)、以及一次重复处理产生的存储数量变化量(B+T1)乘以重复次数(n)的值的合计值是否大于等于0(流程图141、第一个是否需要展开的判断条件)。如果合计值小于0，通过重复执行而存储数量减少，因此进行展开(将重复内容记述到重复内外，削减重复结束指令的执行次数)。展开前后LOOP END指令的处理产生的存储数量的变化量改变。因此，为了不产生缺省，求出LOOPEND指令的最大处理次数p(流程图142)。即，如果执行LOOP END指令p次，那么存储数量会变动n×B+H1+p×T1，从而求出p的最大值为n×B+H1+p×T1≥0。更具体的是，求出-(n×B+H1)/T1的值，舍去其小数部分，所获得的值即为p值。
接着，如重复结束指令的执行次数为p次的计算方法般，求出循环内(重复指令后)配置的重复内容次数q、以及循环前(重复指令前)配置的重复内容次数r。即，将n除以p的商设为q，余数设为r。例如，当展开图11(a)的7次循环(n＝7)而成为两次重复结束指令时(p＝2)，如图11(b)所示，在循环内记述重复内容3次(q＝3)，在循环前记述重复内容1次即可(r＝1)。
本实施例的情况下，H1+n×(B+T1)＝-0.5+3×(1-0.5)＝1≥0，因此不进行流程图142、143的处理。接着，评估重复处理前的存储数量Ri、执行重复内容而产生的存储数量变化量B上乘以r的值、LOOP指令本身的存储数量变化量H1、以及重复内容执行中存储数量的最小值M的合计值是否大于等于0(流程图144、第二个是否需要展开的判断条件)。如果此合计值小于0，即使所有重复处理均增加存储数量，也会在第一次重复处理中产生缺省。因此，为了在开始重复处理前获得充分的存储数量，进一步将重复内容配置在重复指令前。为此，首先计算出合计值大于等于0时的r的最小值(流程图145)。更具体的是，求出r≥-(Ri+H1+M)/B的r值即可，因此求出-(Ri+H1+M)/B的值，其值为整数值时就直接将此值在其值包含小数以下时，在整数部分加1并舍去小数部分的值设为r值。
接着，根据重复次数的残数(n-r)再次计算p、q、r(流程图146)。此时，将再次计算后的r设定为大于流程图145中求出的r值。
并且，将重复结束指令设定为小于等于流程图142中求出的p(不执行流程图142时没有限制)。即，n-r＜p时将设为p＝n-r，并将n-r除以p的商设为q，余数加到r中。
本实施例的情况下，Ri+r×B+H1+M＝2.5+3×1-0.5+0＞0，因此不进行流程图145、146的处理。根据由以上第一以及第二个是否需要展开的判断条件获得的结果进行展开处理。首先，评估p值(流程图147)。p≤1时，全部展开重复处理。并且，当1＜p＜n时，如图11所示，在LOOP指令前配置r次重复内容，在LOOP指令后配置q次重复内容，将重复次数设定为p次。如本实施例，当p＝n时，即展开后的重复次数n和展开前的重复次数p相同时，不需要展开，因此不进行展开。
最后，将展开后的重复处理中信号图案的变动量(H1+n×B+p×T1)赋值到C(流程图150)。从而结束以上步骤31～34的重复处理的最佳化，恢复为主程序。由于下一个指令(步骤35)是表示图案产生程序21的结束的STOP指令，因此结束最佳化程序的执行(流程图106)。图10表示展开后的图案产生程序21。这样，通过本发明的最佳化方法，可以对图案产生程序21进行防止冗长化并避免缺省的最佳化。
另外，本实施例中，在判断是否需要展开(流程图119、141、144)中，进行所评估的变量和0的比较，但也可以和大于等于1的任意值进行比较。进行比较的值越大，则对于缺省的适应性也就越大，在图案产生程序21动作中，即使由于某一原因使得处理器61的处理能力暂时降低，也可以抑制缺省的产生，输出稳定的信号图案。但是，进行比较的值越大，最佳化后的程序会变得冗长，因此较为理想的是避免需要值以上的较大值。
本实施例中，由于信号图案的产生机构和图案产生程序的最佳化机构使用共通的处理器61，因此可以用同一处理器61执行图案产生程序21和最佳化程序82，但也可以分别由不同的处理器构成。如本实施例般用同一处理器构成的优点在于简化装置构成，降低成本。另一方面，如果最佳化机构使用可以高速存储处理的处理器，信号产生机构使用特殊化于DSP等信号处理的处理器，就具有可以高速最佳化以及产生信号图案的优点。
并且，本实施例中使用的处理器61具有程序中任一指令均以1时钟处理的功能，但不具有此功能的处理器也可以实施本发明。这种情况下，在计算FIFO存储器62中存储的信号图案数量的变动量(例如Hj、T1、Bd等)时，根据从信号输出电路24输出的信号图案周期以及各指令的处理时间求出变动量。例如，DATA指令资讯时间为2时钟时，通过DATA指令产生一个信号图案期间，从信号输出电路24输出一个信号图案，因此变动量(Bd)＝0。
以上参照特定实施例详细地说明了本发明的技术思想，但本发明所属领域的业者应了解，在不脱离权利要求书主旨以及范围的情况下可以添加各种变更以及改变。例如，可以将最佳化程序82存储在电脑可以读取的软盘、CD-ROM、硬盘等记录媒体中，用不同于信号产生装置的电脑执行最佳化程序，进行图案产生程序的最佳化，然后将最佳化的图案信号产生装置存储在信号产生装置中，获得信号图案，这些相关实施也是本发明的最佳化方法的一种实施方面，而非超过本发明的技术思想的范围者。
权利要求
1.一种最佳化方法，其是信号产生装置所使用的图案产生程序的最佳化方法，该信号产生装置具备依据上述图案产生程序产生信号图案的产生机构，存储上述信号图案的存储机构，以及在每一规定周期输出上述存储机构中存储的上述信号图案的输出机构；其特征在于该最佳化方法包含针对上述图案产生程序的各指令，判断是否需要展开该指令的判断步骤；以及展开上述指令的展开步骤。
2.根据权利要求1所述的最佳化方法，其特征在于上述判断步骤包含判断上述指令是否为子程序呼叫指令的步骤；当上述指令为子程序呼叫指令时，计算子程序执行中，上述存储机构中存储的上述信号图案数量的变化量的步骤；以及当上述变化量为规定值以下时，判断为需要展开上述子程序的步骤。
3.根据权利要求1所述的最佳化方法，其特征在于上述判断步骤包含判断上述指令是否为重复指令的步骤；当上述指令为重复指令时，计算重复执行前后，上述存储机构中存储的上述信号图案数量的变化量的步骤；在执行重复内容时，计算上述存储机构中存储的上述信号图案数量的最小值的步骤；以及当上述变化量以及上述最小值为规定值以下时，判断为需要展开上述重复指令的步骤。
4.根据权利要求3所述的最佳化方法，其特征在于上述展开步骤包含计算不产生缺省的重复结束指令的最大执行次数的步骤；以及依据上述最大执行次数，在上述重复指令前后追加上述重复内容的步骤。
5.根据权利要求1到4中任一项所述的最佳化方法，其特征在于，进一步包含判断上述指令是否可以最佳化的步骤；以及当上述指令无法最佳化时，执行错误处理的步骤。
6.一种程序，其用来使电脑执行权利要求1到5中任一项所述的最佳化方法。
7.一种电脑可读取的记录媒体，其存储权利要求6所述的程序。
8.一种信号产生装置，其具备依据图案产生程序，产生信号图案的产生机构；存储上述信号图案的第一存储机构；存储用来执行最佳化方法的程序的第二存储机构，该最佳化方法包含针对上述图案产生程序的各指令，判断是否需要展开该指令的判断步骤，以及展开上述指令的展开步骤；以及于每一规定周期输出上述第一存储机构中存储的上述信号图案的输出机构。
全文摘要
本发明的目的在于提供一种图案产生程序的最佳化方法，其可以防止冗长化，并且不会产生缺省。上述问题可以通过一种最佳化方法而解决，该最佳化方法是信号产生装置所使用的图案产生程序的最佳化方法，该信号产生装置具备依据上述图案产生程序产生信号图案的产生机构，存储上述信号图案的存储机构，以及在每一规定周期输出上述存储机构中存储的上述信号图案的输出机构；又，该最佳化方法包含针对上述图案产生程序的各指令，判断是否需要展开该指令的判断步骤；以及展开上述指令的展开步骤。
文档编号G01R31/28GK1737601SQ20051009084
公开日2006年2月22日 申请日期2005年8月16日 优先权日2004年8月18日
发明者志村政留, 大谷卓也, 后藤正治 申请人:安捷伦科技公司