无接点晶圆级老化的制作方法

专利名称：：无接点晶圆级老化的制作方法
技术领域：
：本发明针对用于确保半导体装置中的可靠性，且尤其用于提供晶圆级老化的设备和方法。
背景技术：
：半导体晶圆通常包含多个实质上隔离的含有电路的"晶粒"或"芯片"，其通过划片线区域而彼此分离。在正常的集成电路生产流程中，将已完成制造的集成晶圆切割成许多个别晶粒。包含在晶圆内的个别晶粒通过锯切而分离，且个别地封装或以多芯片模块的形式封装。接着将这些晶粒安装到个别插槽中，接着可对所述个别插槽进行老化，且使用标准测试设备和夹具对所述个别插槽进行测试。对越来越小的消费型装置(例如，无线电话和PDA)的需求已导致更小的半导体装置封装，且甚至导致在一些装置中使用裸(未经封装的)晶粒。特定半导体晶圆上并非所有晶粒均完全起作用；一些晶粒具有制造缺陷。某些缺陷不会在制造后立即展现出来。举例来说，两个导体之间的绝缘氧化物层可能在特定区域中过分薄。电压和温度应力将导致过分薄的绝缘氧化物的所述特定区域破裂，从而导致两个导体之间的短路，其可在电测试期间被检测出来。如果制造商能够利用已知良好晶粒(knowngooddie，KGD)，那么可大大减少更换存在故障的封装零件的成本。KGD通常是指由IC制造商提供的晶粒级产品。裸晶粒的常见用途是在多芯片模块(MCM)的生产中。通过使用KGD来辅助以低故障率生产MCM。由于MCM上的晶粒的数目和修复MCM的难度的缘故，KGD对MCM的制造是有利的。MCM的故障率随着MCM上的晶粒的数目而增加。在组装在MCM中之前，晶粒的完全老化和测试可能对MCM的良率和可靠性具有重要影响。用于实现KGD的方法根据装置类型且根据晶粒制造商的不同而不同，但可包括晶圆级电测试(其包括内建在测试结构中的技术)和晶粒级测试(其使用临时、半永久和永久封装技术)。在制造工艺结束时，制造商可对产品执行许多不同的性能测试。对装置执行老化和其它制造测试的标准方法要求对晶粒进行封装且使用自动测试设备(ATE)来测试。为了进行老化测试，接着将良好装置放置到安装在定制设计的老化板上的插槽中。这些老化插槽是特定为高温应用而设计的。接着将装载的板安装到大腔室中，所述大腔室控制环境温度并提供用于将刺激励介接到封装的构件。此时，使用测试向量来激励装置，且如鉴定规范中所规定，测试例行程序运行许多个小时。实现KGD的方法的一个实例是晶圆级老化。晶'圆级老化测试涉及在从晶圆分割集成电路之前，测试含有所述集成电路的整个晶圆或整个晶圆的若干部分。一般来说，为了执行晶圆测试，晶圆制造有测试点，且将测试设备形成为接触所述测试点，从而允许.测试信号从信号源传播通过测试设备且到达集成电路上。测试点可形成到集成电路本身上，或相对于集成电路而设置在较远处，以使测试设备对集成电路的损害最小化。在老化之后，卸载所述零件，并使用ATE重新测试所述零件。为了实现此类测试中的高处理量，使用定制探针板(probecard)同时接触较大数目的晶粒。通常，功能总故障出现在应力测试的最初48个小时内，其中较高环境温度为125'C，且电压电平比额定操作值高10%。当分析了故障数据，且调节了制造参数，l工艺变得更成熟时，可减小缺陷等级。现有技术晶圆级老化的缺点涉及老化期间测试设备与晶圆的热膨胀系数之间的失配，以及老化期间有缺陷的测试设备的不良影响。举例来说，通常难以判定被标识为有缺陷的集成电路是集成电路中的缺陷导致的结果还是有缺陷的测试设备中的缺陷导致的结果，从而导致具有可操作的集成电路的整个晶圆被不恰当地丢弃。另外，有缺陷的测试设备可能导致使整个晶圆变得有缺陷的灾难性故障。或许，晶圆级老化或实际上任何测试中的最重要的障碍是提供用于在个别晶粒级介接测试电子设备与1/0垫和电源层的接触方法。在晶圆级将测试电子设备介接到处于测试中的装置的问题面临强大的挑战，所述挑战尤其与测试能力、功率耗散、电压干线容许值、物理限制(小工作区中待测试的大量晶粒)、节约成本的工程设计、可维持的质量和与ATE结果的相关性有关。'针对介接晶圆的问题的每一种方法均必须提供必要的插脚/垫分配以执行足够的测试例行程序，以便使裸晶粒的KGD符合要求。存在三种截然不同的实现此要求的方法。一种方法是接触每一晶粒上的所有相关垫。第二种方法涉及使用经修改的探针硬件。第三种方法是将接口连接的数目限制为易处理的大小，且将接口设计重新引导到直接施加在晶圆上的钝化层上方的牺牲金属层上。在当前方法中，必须在实施测试时和判定测试的结果时两者期间均维持与垫的接触。在此类测试期间，还必须为每一类型的产品制造探针板。探针板制造起来非常昂贵。在一些情况下，每晶圆可能存在(例如)130个插脚和500个晶粒需要测试。这可能导致建立一个探针板需要相当大的资金和时间资源。当晶粒由于不同的密度或产品配置的缘故而变化时，此类资源又被消耗。对前述问题的解决方案将为制造商提供相当大的成本节约。
发明内容粗略地来说，本发明涉及一种用于改进装置测试的方法和设备。在一个方面，本发明包含一种用于执行晶圆级内建测试的方法。所述方法包含以下步骤将晶圆提供到测试腔室中；和经由无线信号将功率和测试起始信号输出到晶圆。在一个方面，所述输出步骤包括输出用于起始晶圆上的装置应力测试序列的信号，且在另一方面，所述输出步骤可包含在腔室中产生RF信号。在又一方面，本发明是一种用于提供晶圆级内建测试工艺的方法。所述方法可包含以下步骤在晶圆上提供内建测试电路；和在晶圆上提供耦合到所述内建测试电路的RF接口。在另一方面，所述在晶圆上提供内建测试电路的步骤包括提供功率提取组件和解调器。在另一方面，本发明包含一种半导体晶圆。在此方面，晶圆包括至少一个内建应力控制电路，其耦合到晶圆上的装置；和RF接口，其经耦合以将功率和数据信号提供到BIST电路。晶圆可包括多个装置，且针对晶圆上的每一装置提供一内建应力控制电路。在又一方面，本发明是一种包括多个晶粒的半导体晶圆，每一晶粒均通过划片线而分离。本发明包括提供在晶圆上的至少一个RF接口电路；耦合到所述至少一个RF接口电路的至少一个划片线RF天线；和耦合到RF接口的至少一个老化电压控制电路。在另一方面，本发明是一种提供在半导体晶圆晶粒上的内建老化自测试电路。所述电路包括装置接口，其输出电压控制以在装置的选定组件中引发应力；和RF接口，其包括功率整流器和信号解调器。在又一方面，本发明是一种用于装置的老化自测试的设备。所述设备包括测试腔室、位于所述测试腔室中的传送机构、位于测试腔室中的温度控制设备和位于腔室中的RF转发器。所述设备可进一步包括测试控制器，所述测试控制器至少耦合到所述温度控制设备和所述RF转发器。在另一方面，本发明是一种用于制造半导体装置的方法。所述方法包括以下步骤在半导体晶圆上制造多个装置；通过经由RF信号将功率和控制信号耦合到晶圆来执行所述装置中的每一者的老化自测试；测试所述装置；和使所述装置与所述晶圆分离。在另一方面，提供一种非易失性存储器系统。所述系统包括存储元件阵列与控制电路；耦合到所述控制电路的BIST电路；和耦合到所述BIST电路的RF接口。可使用硬件、软件或硬件与软件两者的组合来实现本发明的各个方面。用于本发明的软件存储在一个或一个以上处理器可读存储媒体上，所述处理器可读存储媒体包括硬盘驱动器、CD，ROM、DVD、光盘、软盘、磁带驱动器、RAM、ROM或其它合适的存储装置。在替代实施例中，可用专用硬件来代替软件中的一些或所有部分，所述专用硬件包括定制集成电路、门阵列、FPGA、PLD和特殊用途计算机。从以下描述中将更清楚地了解本发明的这些和其它目的及优势，在以下描述中，已结合附图陈述了本发明的优选实施例。图1是实施本发明的各个方面的非易失性存储器系统的一个实施例的方框图。图2说明存储器阵列的组织的实例。图3说明上面形成有多个晶粒的半导体晶圆的俯视图。图4A说明图3中所示的所述晶粒中的一者的隅角的放大图。图4B是图3的晶圆的一部分的放大图，其中在划片线中提供BIST电路及其相关联的天线。图4C是图3的晶圆的一部分的放大图，其中相邻晶粒的BIST电路共享提供在划片线中的相关联的天线。图4D是形成于划片线中的天线的侧视图。图4E是单层天线的透视图。图5是根据本发明形成的BIST电路的方框图。图6是根据本发明的示范性制造工艺的流程图。图7A和7B是用于执行图8中所说明的工艺的示范性设备的说明。图8是说明根据本发明的老化工艺的流程图。具体实施例方式根据本发明，提供一种用于确保集成电路中的可靠性的独特工艺。本发明提供一种用于通过使用RF信号将控制和功率传递到晶圆上内建自测试(on-waferbuilt-inselftest,BIST)电路来对电路晶粒执行测试的系统和方法。可执行的测试的一个实例是本文所述的老化测试。然而，将了解，可使用本发明的方法来执行额外类型的测试。可在晶粒或晶圆的替代部分中提供电路。晶圆上RF天线充当将功率和指令传递到BIST电路的RF系统的感应二次线圈。可提供多个BIST电路，其中一天线与一个电路相关联。在另一方面，可在分离各个晶粒的划片线中的金属层中提供天线。本发明可应用于各种集成电路技术中，包括晶粒级销售、多芯片模块和集成电路产品的各种应用。仅以举例的方式，将相对于本发明在具有存储器单元阵列的快闪存储器系统中的使用而描述本发明。将了解，待测试的装置可包含任何数目的不同示范性装置，且本发明并非限于具有存储器装置的应用。所属领域的一般技术人员将明了为了使本发明的原理适合现在已知或将来开发的各种技术而对本发明的特定方面作出的修改。根据前述内容，图l和2展示快闪存储器系统的基本构造。图l是快闪存储器系统的一个实施例的方框图。存储器单元阵列102由列控制电路124、行控制电路106、c源极控制电路110和p阱控制电路108控制。列控制电路124连接到存储器单元阵列102的位线，以用于读取存储在存储器单元中的数据、用于判定编程操作期间存储器单元的状态且用于控制位线的电位电平以促进编程或抑制编程。行控制电路206连接到字线以选择所述字线中的一者，施加读取电压，施加编程电压并施加擦除电压。C源极控制电路IIO控制连接到存储器单元的共用源极线(图2中标记为"C源极")。P阱控制电路108控制p阱电压。存储在存储器单元中的数据由列控制电路124读出并经由数据输入/输出缓冲器122输出到外部I/0线。待存储在存储器单元中的编程数据经由外部I/0线输入到数据输入/输出缓冲器122，并转移到列控制电路104。外部I/O线连接到控制器118。将用于控制快闪存储器装置的命令数据输入到控制器138。命令数据通知快闪存储器请求进行什么操作。将输入的命令转移到状态机116，状态机116控制列控制电路124、行控制电路106、c源极控制110、p阱控制电路108和数据输入/输出缓冲器122。状态机116还可输出快闪存储器的状态数据，例如准备就绪/占用(READY/BUSY)或通过/失败(PASS/FAIL)。控制器138与例如个人计算机、数码相机、个人数字助理等主机系统连接或可与所述主机系统连接。控制器138与主机通信以便从主机接收命令，从主机接收数据，向主机提供数据，且向主机提供状态信息。控制器138将来自主机的命令转换成可由命令电路114解译并执行的命令信号，所述命令电路114与状态机116进行通信。控制器138通常含有用于将用户数据写入到存储器阵列或从存储器阵列读取用户数据的缓冲存储器。一个示范性存储器系统包含一个包括控制器138的集成电路，和各含有存储器阵列和相关联的控制、输入/输出及状态机电路的一个或一个以上集成电路芯片。在一个实施例中，存储器阵列和控制器电路一起位于一个集成电路芯片上。存储器系统可嵌入作为主机系统的一部分，或可包括在可移除地插入主机系统中的存储卡(或其它封装)中。这种可移除式卡可包括整个存储器系统(例如，包含控制器)或仅仅包括存储器阵列和相关联的外围电路(其中控制器嵌入在主机中)。因此，控制器可嵌入在主机中或包括在可移除式存储器系统内。图2中展示存储器单元阵列102的结构。作为一个实例，描述NAND快闪EEPROM。图2展示具有更多NAND串的存储器阵列的NAND串202、204、206、208和210。图4的NAND串中的每一者包括两个选择晶体管和许多存储器单元。举例来说，NAND串202包括选择晶体管220和232，以及存储器单元220、222、224、226和228和230。每个串均通过其选择晶体管(例如，选择晶体管232)连接到源极线。选择线SGS用于控制源极侧选择栅极。各个NAND串均通过由选择线SGD控制的选择晶体管(例如，晶体管220)连接到各自的位线。在其它实施例中，选择线不需要一定为共用的。可以看到，每一位线和各自的NAND串包含存储器单元阵列的列。字线(WL2、WL1和WL0)包含所述阵列的行。每一字线还包括高电压晶体管HVO、HV1、HV2，其包含用于存储器阵列的字线驱动器。下文将用于使这些晶体管的栅极氧化物承受应力的示范性老化条件详细描述为由BIST电路产生的应力条件的实例。位线还分为偶数位线(BLe)和奇数位线(BLo)。通过使p阱升高到擦除电压(例如，20伏)且使所选区块的字线接地来擦除存储器单元。源极线和位线是浮动的。在读取和检验操作中，将选择栅极(SGD和SGS)和未选择的字线(例如，WL0、WL1和WL2)升高到读取通过电压(例如，4.5伏)，以使晶体管作为通过栅极而操作。所选字线(例如，WL2)连接到一电压，针对每一读取和检验操作而指定所述电压的电平，以便判定所关注的存储器单元的阈值电压是否已达到所述电平。前述存储器装置的操作是此项技术中众所周知的。图1中还展示内建自测试(BIST)电路，其响应于控制输入而控制一个或一个以上内建测试的性能。本文描述BIST电路及其功能的各种实施例。在图1中所示的实例中，将BIST电路描述为提供内建老化测试。此测试旨在揭示装置中的物理缺陷。然而，应了解，BIST电路还可实现任何存储器故障测试，包括0-1测试、棋盘格测试(checkerboardtest)、列和条、滑动对角线(slidingdiagonal)、步行式1和0以及跨步测试(marchtest)。在存储器装置中，可将此类测试的结果写入到结果区块，以在工艺中的稍后时间点时进行估计，如下文所论述。图1中展示用于执行晶圆老化工艺的BIST电路的两个替代配置(500-1和500-2)。在由参考标号500-1表示的第一配置中，将BIST电路展示为耦合到控制器132。BIST电路500-1与控制器138介接，以指令控制器向系统的各个组件提供测试电压。BIST的第二配置500-2可直接耦合到(例如)命令电路114、行控制106、列控制124、p阱控制108和/或c源极控制110。虽然展示BIST电路的两个实例(500-1和500-2)，但将了解，本发明中仅需要所述两个电路中的一者。可由BIST电路执行的老化测试的特定实施方案可根据本发明的实施方案且根据经历老化的装置的不同而不同。视处于测试中的装置所需要的老化应力而定，可能需要其它BIST电路配置和与装置的连接。根据本发明，用于BIST电路的功率和控制信号由RF信号提供，所述RF信号由RF天线接收并由解码器电路在处于测试中的装置上进行转换。例如图1和2中所述的那些存储器系统的存储器系统可制造在晶圆上的个别晶粒中。在一个实施例中，使用形成于晶圆晶粒划片线中的划片线天线来接收RF信号。可根据本发明利用天线配置的其它实施例，且下文中论述所述其它实施例。应了解，视测试系统和待测试的装置的设计而定，BIST控制电路可具有任何数目的配置和复杂性。图3展示布置在矩阵中的多个晶粒310、布置在所述晶粒矩阵的列中的多个垂直划片线X和布置在所述晶粒矩阵的行中的多个水平划片线Y。划片线用于对半导体晶圆进行划刻并将其分裂成个别晶粒。在典型的半导体制造工艺中，划片线X和Y可与相邻晶粒相关联，且包括用于相邻晶粒的测试电路。金属层可形成于划片线中，且根据本发明，如下文所述，在本发明中使用金属层来形成用于将RF信号耦合到BIST电路的天线。将晶圆300展示为包括测试电路区域320。然而，在本发明的至少一个实施例中，不需要测试电路区域320。在此类实施例中，测试电路区域320可包括额外晶粒。如图4A-4C中的各个实施例中所说明，BIST电路可提供在晶圆上，例如在测试电路区域320中，或与每一个别晶粒310相关联。根据本发明，在BIST电路中提供对任何数目的物理或电路测试的控制。图4A展示BIST电路500的一个替代位置，其中BIST电路提供在晶粒310的电路区域中。BIST电路500具有与位于划片线区域中的RF天线410的连接。RF天线用于将从控制器(图中未展示)"无线"传输的功率和测试指令耦合到BIST电路500。在本发明的此独特特征中，排除了现有技术中关于如何将功率和控制信号连接到处于测试中的晶圆(例如，通过使用牺牲层或互连)的问题，从而提供更大的潜在处理量6一个天线可服务于许多晶粒，或可提供多个天线，一个天线对应一个晶粒。图4A展示位于垂直划片线Y中的个别天线，和位于处于测试中的晶粒的电路区域内的电路500。图4B展示本发明的另一替代形式，其中个别天线410(—个天线对应一个晶粒)可提供在晶粒的相邻划片线中，且BIST电路500同样提供在与所述晶粒相关联的垂直划片线中。图4C中展示另一替代形式，其中单个天线410由相邻晶粒中的两个相邻BIST电路500共享。应了解，任何数目的电路500可共享单个天线410。更进一步，一个或一个以上天线可提供在测试电路区域中，且由一个或一个以上个别晶粒中相关联的个别BIST电路共享。在图4A-4C中，天线412通常由线圈符号说明。天线充当电感结构的二次绕组，且因此其构造对于传送到那里的信号来说应是特定的。在一个实施例中，可使用划片线中的许多金属层来构造天线412。图4D展示沿由耦合到衬底430的互连结构420连接的一系列金属层412、414、416的划片线的侧视图。在此实施例中，每一金属层充当天线中的一匝，从而允许天线通过感应而接收RF能量。天线412通过衬底连接件435耦合到BIST电路。在一个实施例中，天线可由以划片线的上面五个金属层实施的六个匝制成。天线的一个实例包括根据Bouvier、Renaudin和Vivet的"ANewContactlessSmartcardICusingOn-ChipAntennaandanAsynchronousMicro-Controller"[Solid-StateCircuits,IEEEJournal36，发行2001年7月7日，第1101-1107页。]中所提供的教示而形成的天线，所述文献以引用的方式完全并入本文中。在此实例中，晶粒的长度为4mm，且天线的面积约为1.5mm2。然而，天线的大量实施例适合与本发明一起使用。图4E中的透视图中展示单个金属层天线450。适合在本发明中使用的天线的各个实施例可从2002，CambridgeUniversityPress，由ThomasH.Lee所著的"ThedesignofCMOSRadio-FrequencyIntegratedCircuits"得出。虽然所述天线适合以众所周知的方式接收RF信号，但功率和控制信号必须经解码并由BIST电路使用。图5是示范性BIST电路的功能方框图。所述BIST电路包括耦合到天线410的RF接口510，和与控制器132介接或直接与处于测试中的装置的元件介接的BIST控制器。将认识到，控制器的特定配置与本发明的特征化并无密切关系，且控制器的配置将视控制器耦合到的装置和需要控制器执行的功能而改变。至少，BIST电路500将功率和测试启用控制信号转移到BIST控制器。启用信号可开始BIST控制器中的预界定测试序列。在此类实施例中，BIST控制器可包括一个或一个以上寄存器，其存储用于控制装置中的应力测试的信息。在更复杂的实施例中，可将指令、寻址和其它更复杂的指令传输到接口。在此类实施例中，例如，接口不仅提供关于装置中哪些元件要测试的数据，而且提供地址信息、计时信息、复位信号和其它信息。因此，视应用而定，RF接口可相对较简单或制作得较复杂。天线410起电感耦合的作用，其将功率和数据两者从接口线圈通过空气或非金属表面传输到RF接口。RF接口可包括整流器510和解调器514。将由天线接收到的RF能量转换成DC电压，以便使用全桥整流器512对BIST控制器供电。当电流经过一次线圈时以两个不同频率对所述电流进行调制，便能够将数据传输到充当电感系统中的二次线圈的天线，且由解调器514解码。当RF接口510接收到电流时，RF接口510在使用所传输的功率来激励其电路的同时对信号进行解调并检索数据。因此，此过程的优势在于，其能够将信息和功率两者传送到BIST电路。在一个实施例中，可提供电压调整电路516，以向BIST控制器提供一个或一个以上电压输出。在一个实施例中，RF接口是微控制器，例如Bouvier、Renaudin和Vivet在"ANewContactlessSmartcardICusingOn-ChipAntennaandanAsynchronousMicro-Controller"(Id)中所揭示的微控制器。因为所有的RF能量均被限制在腔室内，所以为操作所选择的RF频率可以是在的距离内获得最大效率的任何频率。在一个实施例中，天线可距转发器多达lm进行操作，其中通信速度为4波特/秒。例如测试启用信号或更复杂的信息等数据可通过与驱动RF接口所必需的功率一同编码于RF信号中而提供到RF接口。一般来说，用于编码数据的最普遍的方法是不归零(NRZ)直接方法、差分双相方法和双相—L方法。在NRZ中，不执行数据编码；直接从所述数据对1和0进行计时。举例来说，经峰值检测的调制中的低为"0"，且高为"l"。可具有差分双相的若干不同形式，但一般来说，对从数据阵列经过时钟输出的位流进行修改，使得在每一时钟边缘上始终出现跃迁，且1和0由时钟周期的中间部分内的跃迁来区分。此方法用于将计时信息嵌入到位流中；且因为其在时钟边缘处总是具有跃迁，所以其固有地提供某一程度的误差校正能力。双相J^是双相编码的变化形式，其中时钟边缘处不总是存在跃迁。在一个实施例中，解调器514包括时钟恢复电路，其将额外数据传输到BIST控制器。在一个实施例中，数据信号可与"启用内建测试"信号一样为基本的，其指令BIST控制器起始预定测试序列，例如老化序列。或者，所述数据可更复杂，且包括针对BIST电路中所提供的DAC的指令、用于为测试选择个别行或字线的寻址信息，或用于实施BIST控制器的更复杂的功能的指令。在一个实例中，启用信号在DATA线上从RF接口输出。下文描述老化方法和BIST控制器的各个实施例。第6,169,694号和第6,352,868号美国专利中展示示范性BIST控制电路，所述专利每一者以引用的方式完全并入本文中。其它变化是可能的。可提供电路内DAC(in-circuitDAC)以允许对BIST中响应于特定装置控制信号的各种模式进行编程。图6说明用于执行根据本发明而使用的晶圆级内建的方法。在执行老化测试的一个实施例中，任何适合老化测试的方法均是合适的，例如相对于例如MIL-STD-883-E或JESD22-A108陽B(JEDECStandardTemperature,BiasandOperatingLife)的规范而描述的那些方法。每一此类标准均用于通过以加速方式模拟装置操作条件来判定随着时间的过去偏压条件和温度对固态装置的影响。不同的特定方法将应用于每一类型的技术或装置。如图6所示，在步骤610中，将具有多个晶粒的晶圆引入高温或冷却环境中。下文针对一种类型的装置，详细描述老化测试的特定实例。通常，测试的此部分将涉及对装置进行加热，持续实施老化工艺的后续部分的各个时间周期。在步骤620处，起始电路应力。再次视处于测试中的装置而定，可施加不同电压以使装置的各个元件承受应力。通常，在步骤610中所提供的高温下实施所有此类应力。在从腔室中移除装置之前，可对不同元件实施各种测试。接下来，在步骤630处执行探针测试以检测任何装置故障。探针测试通常使用自动测试设备来查明故障。在步骤640处被发现出现问题的晶圆可经受修复或被丢弃。接下来，在步骤650处将晶圆切成小块，在步骤660处对其进行封装，且在步骤670处准备好进行装运。修复可在晶圆级发生，或在晶粒级发生，在后一情况下，可接着进行步骤640。图7A展示根据本发明用于执行晶圆级老化工艺的示范性设备。设备700包括进入端口715和退出端口725，其在一个实施例中可包含同一物理入口；机构735，其用于将晶圆移动到设备700中和将晶圆从设备700移出；和加热或冷却源710，其控制设备中晶圆300的环境温度。传送机构的许多替代物，以及许多类型的加热和冷却源适合在本发明中使用。设备700中还包括RF转发器线圈720，其传输来自测试控制器730的功率和信号。线圈720可包含一个或一个以上匝和一个或一个以上线圈，其经定位以与设备中的晶圆上的天线通信，以对设备中的晶圆实施老化。测试控制器730包括信号产生器和数据编码器以向线圈720提供经调制的RF信号。可提供用于控制测试控制器730的用户接口740。晶圆300可提供在输送设备上，所述输送设备用于移动每一晶圆，使其经过从设备的输入端到输出端进行的测试工艺。在一个实施例中，所述系统类似于腔室内部驻存有RF的蚀刻腔，或如图7所示，作为带型干燥输送器。图7B展示根据本发明用于执行内建测试的第二示范性设备。腔室可包含单晶圆RF腔室，例如高密度等离子体(HDP)CVD系统，其包括真空腔室、真空泵12和源RF(sourceRF，SRF)产生器32。通常，从气体源供应沉积气体和液体，且将沉积气体施配到位于腔室10内的基座44上的衬底45。通过从源RF产生器施加到线圈式天线26的RF能量，可在邻近衬底45处形成沉积气体的电感耦合的等离子体。根据本发明，可修改源RF产生器以提供适合在测试阶段期间啮合腔室中的晶圆上的BIST电路的RF信号。图8说明根据本发明的RF晶圆级老化工艺。将了解，特定老化工艺对于被测试的技术来说是特定的，但在一个实例中，在步骤610期间，可执行步骤621和622，且在步骤620期间，可执行步骤623-628。最初，在步骤621处，将包括将被执行老化的装置的晶圆放置在测试腔室中。在步骤622处，在设备中起始环境温度控制。在一个实施例中，执行老化所处的温度约为125摄氏度。在步骤623处，在测试控制器的控制下，RF功率和控制信息被提供到线圈720，且传输到设备中的晶圆300上的天线。对晶圆执行步骤623-628。在步骤624处，由晶圆上的RF接口检测功率和控制信号。功率信号对解码器电路进行供电，以解译来自测试控制器的控制信号，且此类信号被传输到BIST控制器518。在步骤625处，BIST控制起始老化自测试模式。如上文所述，此起始可响应于来自测试控制器的启用信号，或可为将特定电压施加到处于测试中的装置上的元件的特定指令。随后，可执行步骤626-628处的许多老化测试。在一个实施例中，步骤626-628由控制器518自动运行。在替代实施例中，所述步骤根据由测试控制器740特定提供的控制信号而运行。参看图2，在芯片设计者期望测试耦合到存储器阵列中的每一字线(WL)的高压晶体管的一个实例中，步骤626-628可包含施加如表1中所指示的测试电压，其中表中的每一行均包含单独步骤626，627:表l<table>tableseeoriginaldocumentpage17</column></row><table>上表中，步骤626和627提供针对图2的电路中的HV晶体管栅极氧化物的应力测试。步骤628提供针对图2中未展示的外围电路的测试。虽然上述应力条件是示范性的，但可提供任何数目的条件组。典型的老化序列可持续若干分钟到若干小时或若千天，存储器装置的所有老化测试的总序列(例如)约为若干小时。在本发明的另一独特方面，在老化序列之后，提供新颖的晶圆制造序列。使用BIST工艺的晶圆制造法提供一种独特且稳定的产品。本发明不需要定制整个晶圆探针板。通常，针对经历制造工艺的每一类型的晶圆制造此类探针板，且此类探针板的成本是巨大的。本发明通过使用将功率和控制信号传输到处于测试中的装置的无接点机构而排除了此过大成本。此外，由于晶圆可更快速地传送到测试设备中以及从测试设备中传送出来(因为老化不需要与晶圆的物理连接)，所以可增加生产量。在本发明的又一独特方面，仅需要3-4个信号来实现针对每一晶粒的内建测试。此类信号有利地通过RF信号而传输。已出于说明和描述的目的呈现了对本发明的以上详细描述。不希望所述描述是详尽的或将本发明限于所揭示的精确形式。根据上文的教示，可能作出许多修改和变化。选择所描述的实施例是为了最佳地阐释本发明的原理及其实践应用，从而使所属领域的其他技术人员能够最佳地将本发明用于各种实施例中，且作出适于所预期的特定用途的各种修改。希望本发明的范围由附于此的权利要求书界定。权利要求1.一种用于执行晶圆级测试序列的方法，其包含将所述晶圆提供到测试腔室中；和经由无线信号将功率和测试起始信号输出到晶圆。2.根据权利要求l所述的方法，其中所述测试为老化测试。3.根据权利要求1所述的方法，其中所述提供步骤包括将多个晶圆提供到所述测试腔室中，且所述输出步骤包括输出到所述多个晶圆。4.根据权利要求1所述的方法，其中所述输出步骤包括输出对所述晶圆起始装置应力测试序列的信号。5.根据权利要求l所述的方法，其中所述信号为测试启用信号。6.根据权利要求4所述的方法，其中所述输出步骤包括对所述测试起始信号进行编码。7.根据权利要求4所述的方法，其中所述信号包括将电压提供到所述晶圆上的特定元件的指令。8.根据权利要求l所述的方法，其中所述输出步骤包含在所述腔室中产生RF信号。9.根据权利要求1所述的方法，其中所述方法进一步包括在所述腔室中对所述晶圆进行加热。10.根据权利要求1所述的方法，其中所述方法进一步包括在所述晶圆上提供内建老化测试电路，所述内建老化测试电路耦合到提供在所述晶圆上的装置。11.一种用于提供内建测试工艺的方法，其包含在晶圆上提供内建测试电路；和在所述晶圆上提供RF接口，所述RF接口耦合到所述内建测试电路。12.根据权利要求11所述的方法，其中所述在所述晶圆上提供内建测试电路的步骤包括提供功率提取组件和解调器。13.根据权利要求12所述的方法，其中所述功率提取器是全波整流器。14.根据权利要求12所述的方法，其中所述解调器包括与所述内建测试电路的接口以向所述内建测试电路提供控制信号。15.根据权利要求14所述的方法，其中所述解调器提供启用控制信号。16.根据权利要求14所述的方法，其中所述解调器对经编码的启用控制信号进行解码。17.根据权利要求11所述的方法，其中所述提供内建测试电路的步骤包括在所述晶圆的测试电路区域中提供至少一个BIST电路。18.根据权利要求11所述的方法，其中所述提供内建测试电路的步骤包括在所述晶圆的晶粒区域中提供至少一个BIST电路。19.根据权利要求11所述的方法，其中所述提供内建测试电路的步骤包括在所述晶圆的晶粒电路区域内经受老化的装置中提供至少一个BIST电路。20.根据权利要求11所述的方法，其中所述方法进一步包括响应于提供到所述RF接口的信号而对所述晶圆上至少一个装置实施老化自测试的步骤。21.根据权利要求20所述的方法，其中所述实施老化自测试的步骤包括在至少第一组电压条件下使装置的元件承受应力。22.根据权利要求21所述的方法，其中所述实施老化自测试的步骤包括在至少第二组电压条件下使所述元件承受应力。23.根据权利要求11所述的方法，其进一步包括在所述晶圆上提供至少一个天线的步骤。24.根据权利要求23所述的方法，其进一步包括在所述晶圆上提供多个天线的步骤。25.根据权利要求23所述的方法，其中所述在所述晶圆上提供多个天线的步骤包括为制造于所述晶圆上的晶粒中的每一半导体装置提供至少一个天线。26.—种半导体晶圆，其包含至少一个内建测试控制电路，其耦合到所述晶圆上的装置；和RF接口，其经耦合以向所述BIST电路提供功率和数据信号。27.根据权利要求26所述的设备，其中多个装置提供在所述晶圆中，且其中为所述晶圆上的每一装置提供内建测试控制电路。28.根据权利要求27所述的设备，其中每一测试控制电路均并入到所述装置中。29.根据权利要求27所述的设备，其中每一测试控制电路均提供在所述晶圆的测试电路区域中，且通过连接器耦合到所述多个装置中的'至少一者。30.根据权利要求26所述的设备，其中所述多个装置提供在所述晶圆上，且其中所述至少一个内建测试控制电路提供在所述晶圆的测试电路区域中，并通过导体连接到至少一个装置。31.根据权利要求26所述的设备，其进一步包括耦合到所述RF接口的天线。32.根据权利要求31所述的设备，其中多个装置提供在所述晶圆上，且至少一个天线与所述多个装置中的每一者相关联。33.根据权利要求32所述的设备，其中所述天线中的至少一者提供在围绕所述晶粒的划片线中。34.根据权利要求26所述的设备，其中所述RF接口包括功率整流器。35.根据权利要求26所述的设备，其中所述RF接口包括解调器。36.根据权利要求26所述的设备，其中每一内建测试控制电路均包括至少一个预界定的应力条件。37.根据权利要求36所述的设备，其中每一BIST均包括多个预界定的应力条件。38.根据权利要求36所述的设备，其中所述预界定的应力条件由提供到所述RF接口的数据信号启用。39.—种半导体晶圆，其包括多个晶粒，每一晶粒通过划片线而分离，所述半导体晶圆包含提供在所述晶圆上的至少一个RF接口电路；至少一个划片线RF天线，其耦合到所述至少一个RF接口电路；和至少一个老化电压控制电路，其耦合到所述RF接口。40.根据权利要求39所述的晶圆，其中所述RF接口包括功率整流器和解调器。41.根据权利要求40所述的晶圆，其中用于所述BIST电路的功率由所述功率整流器提供。42.根据权利要求39所述的晶圆，其中提供多个划片线天线，一个划片线天线与所述多个晶粒中的每一者相关联。43.根据权利要求42所述的晶圆，其中每一晶粒均包括一装置，且所述多个划片线天线中的一者与每一晶粒相关联。44.根据权利要求39所述的晶圆，其中晶圆包括多个RF接口，每一RF接口与所述多个划片线天线中的一者相关联。45.根据权利要求44所述的晶圆，其进一步包括多个老化电压控制电路，每一老化电压控制电路与所述晶粒中的所述装置中的一者相关联。46.根据权利要求39所述的晶圆，其中每一老化电压控制电路均包括针对所述晶粒的一个晶粒中相关联装置的预界定的应力模式。47.—种提供在半导体晶圆晶粒上的内建自测试电路，其包含装置接口，其输出电压控制以在装置的选定组件中引发应力；和RF接口，其包括功率整流器和信号解调器。48.根据权利要求47所述的电路，其中多个晶粒提供在所述晶圆中，且其中针对所述晶圆上的每一晶粒提供内建应力控制电路。49.根据权利要求48所述的电路，其中每一控制电路均并入到所述装置中。50.根据权利要求47所述的电路，其进一步包括耦合到所述RF接口的天线。51.根据权利要求50所述的电路，其中所述天线形成在围绕所述晶粒的划片线中的一系列金属层中。52.根据权利要求47所述的设备，其中每一内建自测试电路均包括至少一个预界定的应力条件。53.—种用于老化自测试的设备，其包含测试腔室；传送机构，其位于所述测试腔室中；温度控制设备，其位于所述测试腔室中；和RF转发器，其位于所述腔室中。54.根据权利要求53所述的设备，其进一步包括测试控制器，所述测试控制器耦合到至少所述温度控制设备和所述RF转发器。55.根据权利要求54所述的设备，其中所述测试控制器包括指令，所述指令产生由所述转发器输出的RF信号以在所述腔室中提供功率和测试控制信号。56.根据权利要求54所述的设备，其中所述测试控制器包括编码器，所述编码器产生由所述转发器输出的经编码的测试控制信号。57.—种用于制造半导体装置的方法，其包含在半导体晶圆上制造多个装置；通过经由RF信号将功率和控制信号耦合到所述晶圆来执行对所述装置中的每一者的内建自测试；测试所述装置；和使所述装置与所述晶圆分离。58.根据权利要求57所述的方法，其中所述执行步骤包含以下步骤将所述晶圆提供到老化腔室中；和经由无线信号将功率和测试起始信号输出到晶圆。59.根据权利要求58所述的方法，其中所述输出步骤包括输出对所述晶圆起始装置应力测试序列的信号。60.根据权利要求59所述的方法，其中所述输出步骤包含在所述腔室中产生RF信号。61.根据权利要求57所述的方法，其中所述执行步骤包括在所述腔室中对所述晶圆进行加热。62.—种非易失性存储器系统，其包含存储元件阵列与控制电路；BIST电路，其耦合到所述控制电路；和RF接口，其耦合到所述BIST电路。全文摘要本发明提供一种用于执行晶圆级老化的方法和设备。所述方法包含以下步骤将晶圆(310)提供到老化腔室中；和经由无线信号将功率和测试起始信号输出到晶圆(310)。所述设备包括测试腔室、位于所述测试腔室中的传送机构、位于所述测试腔室中的温度控制设备和位于腔室(410)中的RF转发器。文档编号G01R31/28GK101160533SQ200580042001公开日2008年4月9日申请日期2005年12月20日优先权日2004年12月22日发明者健陈申请人:桑迪士克股份有限公司