专利名称：相位检测器以及相关相位检测方法
技术领域：
本发明相关于信号之间的相位差，尤指一种可以检测信号之间相位差的相位检测器以及其相关相位检测方法。
背景技术：
相位检测器为信号处理系统中一个非常重要的装置。相位检测器是用来决定两输入信号的相位差以及其彼此之间的相位领先/落后关系。相位检测器已经广泛地使用于许多不同的应用上，譬如通讯装置，服务控制器，以及锁相回路之中。
一般来说，相位检测器可利用状态机(state machine)实现之，但是这样的相位检测器有其缺点，举例来说，当输入信号具有短时脉冲波形干扰(glitch)时，可能会因为这些干扰而错误地触发状态机转态，进而造成相位检测上的连续错误。因此，对于电路设计者而言，如何能够避免过多的错误，而正确地检测出两信号间的相位差成为一个非常重要的课题。换句话说，电路设计者必须要发展出一个错误率较小，并且功能强健的相位检测器。
发明内容
因此本发明的主要目的之一在于提供一种检测信号间相位差的相位检测气以及相关相位检测方法，以降低相位检测的错误率，进而解决公知技术的问题。
根据本发明的申请专利范围，揭露一种相位检测器，其用来检测一第一信号与一第二信号之间的一相位差，该相位检测器包含有一差异决定模块，用来于该第一信号的逻辑准位不同于该第二信号的逻辑准位时，发出具有一持续时间的一脉冲信号；一相位领先/落后决定模块，用来发出一检测信号以标示该第一信号与该第二信号之间的相位领先/落后关系；以及一相位决定模块，用来组合该脉冲信号与该检测信号，以产生一结果信号，其中该结果信号包含有该第一信号与该第二信号之间的差异以及相位领先/落后关系的信息。
根据本发明的申请专利范围，另揭露一种相位检测方法，其用来检测一第一信号与一第二信号之间的相位差，该相位检测方法包含有当该第一信号的逻辑准位与该第二信号的逻辑准位不同时，输出具有一持续时间的一脉冲信号；输出一检测信号，以标示该第一信号与该第二信号之间的相位领先/落后关系；以及将该脉冲信号与该检测信号加以组合，以输出一结果信号；其中该结果信号包含该第一信号与该第二信号之间的差异以及相位领先/落后关系。
图1为本发明相位检测器的功能方块图。
图2为本发明第一实施例的相位检测器的示意图。
图3为图2所示的信号的波形示意图。
图4为本发明第二实施例的相位检测器的示意图。
图5为图4所述的信号的波形图。
图6为本发明第三实施例的相位检测器的示意图。
图7为本发明第四实施例的相位检测器的示意图。
图8为本发明第五实施例的相位检测器的示意图。
图9说明了当一输入信号具有短时脉冲波形干扰的时候，各信号的波形状况。
图10说明了当另一个输入信号具有短时脉冲波形干扰的时候，各信号的波形状况。
符号说明相位检测器 100 差异决定模块 110相位领先/落后决定模块 120相位决定模块 130取样模块 140 异或(XOR)逻辑门 111D型正反器 141、142、143、144 反向器 121、123与(AND)逻辑门 131、132、422、424 或(OR)逻辑门 122、12具体实施方式
请参阅图1，图1为本发明相位检测器100的功能方块图。如图1所示，相位检测器100包含有一差异决定模块110，一相位领先/落后决定模块120，以及一相位决定模块130。相位决定模块130电连接至相位领先/落后模块120以及差异决定模块110。
于本实施例中，差异决定模块110以及相位领先/落后模块120皆会接收两个信号S1与S2，不过差异决定模块110以及相位领先/落后模块120会对这两个信号S1与S2进行不同的运算，其中差异决定模块110是用来决定两信号S1与S2之间相位差的量值(degree)；在此，相位差的量值(degree)为相位差的“绝对值”部分(即为相位差的大小)，换句话说，于本实施例中，差异决定模块110无法得知两信号S1与S2间彼此的相位关系(譬如相位领先/落后的关系)。
另一方面，相位领先/落后决定模块120是用来决定两信号S1与S2之间的相位关系。如图1所示，相位领先/落后决定模块120包含有一取样模块140。于本实施例中，取样模块140是用来于信号S1的上升缘处(rising edge)，对信号S2进行取样；因此，相位领先/落后决定模块120可以根据取样结果，来决定信号S1是否领先信号S2。
举例来说，取样模块140可于信号S1的上升缘处，对信号S2进行取样。如果取样到的信号S2对应逻辑值1，那么相位领先/落后决定模块120便会认定信号S2领先信号S1。相反地，若取样到的信号S2对应逻辑值0，那么相位领先/落后决定模块120便会认定信号S2落后信号S1(或等效地认定信号S1领先信号S2)。当然地，相位领先/落后决定模块120可以输出一检测信号至相位决定模块130以借由该检测信号，来将两信号S1与S2之间相位关系的信息输出至相位决定模块130。
如前所述，相位差的量值与彼此之间的相位关系都已经决定出来。因此，相位决定模块130便可以根据差异决定模块110与相位领先/落后决定模块120的输出来产生一结果信号。很明显地，前述的结果信号包含有相位差的量值以及相位关系的信息，至此，检测相位差的操作已完全执行完毕。
请参阅图2以及图3。图2为本发明第一实施例的相位检测器100的示意图。图3为图2所示的信号的波形示意图。如图2所示，波形检测器100包含有多个逻辑门以及多个正反器(flip-flop)。这些逻辑门以及正反器的功能将于以下的揭露中详述。
如图2所示，差异决定模块110包含有一异或(XOR)逻辑门111。XOR逻辑门111接收两信号S1与S2，并且对两信号S1与S2进行XOR逻辑运算。因此，在图3中，当两信号对应不同的逻辑准位时，XOR逻辑门111会输出一脉冲信号(如图中的信号V5)。
于一实施例中，取样模块140包含有四个D型正反器141、142、143、144，每一个D型正反器141、142、143、144皆分别接收两信号S1与S2。在此先说明D型正反器141。D型正反器141可以利用信号S1来取样信号S2。信号S1可以输入至D型正反器141的CLK端，因此D型正反器141便会在信号S1的正缘处对信号S2进行采样。理论上，信号S1的正缘处时，当信号S2对应逻辑值1时，D型正反器141的输出信号会对应逻辑值1。为了后段的应用，相位领先/落后决定模块120另包含有一反向器121(非(NOT)逻辑门)。NOT逻辑门121是用来将D型正反器141的输出加以反向。因此，于图3中，如果信号S1领先信号S2，那么反向器121所输出的信号V1便会对应逻辑值1；否则，检测信号会对应逻辑值0。
相同地，D型正反器142几乎用来执行相同的操作，只是输入至D型正反器142的CLK端的信号为信号S1’，信号S1’为信号S1的反向信号。因此，D型正反器142是于信号S1的下降缘，来取样信号S2(等效于信号S1’的上升缘处取样信号S2)。于信号S1的下降缘时，若信号S2对应逻辑值1时，输出信号V2(于图3的信号V2)亦会对应逻辑值1。相同地，输出信号V2亦可用来决定信号S1是否领先信号S2。
本发明运用信号V1与信号V2，以决定出两个信号之间的相位关系。因此，相位领先/落后决定模块另包含有一或(OR)逻辑门122，其耦接至NOT逻辑门121与D型正反器142。其中，OR逻辑门122是用来输出一检测信号，其是根据NOT逻辑门121与D型正反器142的输出，来反应两信号之间的相位关系。于本实施例中，当信号V1或信号V2其中的一信号对应逻辑值1时，这代表信号S1领先信号S2，因此，此时OR逻辑门122所输出的检测信号122便会对应到逻辑值1。
因此，两信号S1与S2之间的相位领先/落后关系便可以利用检测信号表示出来；而这个检测信号便可以被后端的相位决定模块130拿来使用。由前面的揭露可知，相位差的量值以及两信号间的相位关系都已经决定出来，因此这些信息都会由后端的相位决定模块130拿来使用。
于本实施例中，相位决定模块130包含有一与(AND)逻辑门131，用来接收前述的检测信号126以及异或(XOR)逻辑门111所输出的脉冲信号，并且对检测信号以及脉冲信号进行一AND逻辑运算。因此，AND逻辑门131会根据AND逻辑运算的结果，输出一结果信号V6。AND逻辑门131所输出的结果信号V6可以代表当信号S1领先信号S2的时候，两信号S1与S2的相位差。
另一方面，D型正反器143与144，正反器123，或(OR)逻辑门124，以及AND逻辑门132皆用来当信号S1落后信号S2时，确定两信号之间的相位差。这些组件的连接方式以及运作皆与前述的D型正反器141与142，正反器121，OR逻辑门122，以及AND逻辑门131相似。举例来说，信号S2输入至D型正反器143的CLK端，信号S2’输入至D型正反器144的CLK端，因此两信号之间的相位关系便可以决定出来，并且反应在输出信号V3以及信号V4上。换句话说，如果信号S1落后信号S2，D型正反器143、144所输出的信号V3与信号V4会直接地反应出两信号之间的相位关系。因此，AND逻辑门所输出的结果信号V7便可以代表信号S2领先信号S1时，两信号之间的相位差。
请参阅图4以及图5。图4为本发明第二实施例的相位检测器100的示意图。图5为图4所述的信号的波形图。如图4所示，相位检测器100包含有多个逻辑门以及多个正反器。
在此请注意，图4与图2所示的同名组件具有相同的功能与操作。于本实施例中，与前述的实施例唯一的不同点在于AND逻辑门422、424皆用来取代图2所示的OR逻辑门122、124；因此，于本实施例中，反向器121与D型正反器142的输出经由一AND逻辑运算，来产生检测信号126。换句话说，于本实施例中，当信号V1与V2皆对应逻辑值1时，这代表了目前信号S1领先信号S2，因此AND逻辑门422所输出的检测信号126也会对应逻辑值1。否则，检测信号126便会对应逻辑值0。
另一方面，当信号V3与信号V4皆对应逻辑值1，这代表信号S1落后信号S2，因此AND逻辑门424所输出的检测信号128对应逻辑门1。否则，检测信号便会对应逻辑门0。
由前可知，AND逻辑门422与424提供了另外一种决定两信号S1与S2间相位差的方法，来取代第一实施例中的OR逻辑门122与124。两种方法的不同之处可以借由比较图2所示的信号V6、V7以及图4所示的信号V6、V7得知。在此请继续参阅图2以及图4，如前所述，信号V6代表信号S1领先信号S2时，两信号的相位差。而信号V7代表信号S1落后信号S2时，两信号的相位差。在图2中，信号V6与信号V7有重叠部分；但是于图4中，信号V6并未与信号V7重叠。
在此请注意，图2与图4所示的电路仅仅作为本发明的实施例，而非本发明的限制。由于图2与图4所示的电路皆是以逻辑门与正反器连接而成，如业界所公知，同样的一个功能，可以应用不同的逻辑门组合而实现之。举例来说，熟习此项技术者可以借由布尔代数(Boolean algorithm)的运算，来仿真出其它具有相同功能的电路。如此的相对应变化，亦属本发明的范畴。
此外，正反器亦仅为本发明的一较佳实施例，而非本发明的限制。举例来说，本发明可应用其它的取样电路，在信号S2的边缘(或信号S1的边缘)对信号S1(或信号S2)进行取样，以得知两信号之间的相位关系。如此的相对应变化，亦不违背本发明的精神。
当然地，即使不使用OR逻辑门122、124以及AND逻辑门422、424，也有其它的相位检测方法。在此请参阅图6，图6为本发明第三实施例的相位检测器100的示意图。于本实施例中，由于D型正反器142、144的输出可以反应两信号的相位关系，因此本实施例是直接使用D型正反器142、144的输出结果。相同地，XOR逻辑门111仍然用来检测两信号相位差的量值。而信号V6以及信号V7亦用来代表两信号彼此领先/落后时的相位差。
或者，本发明亦可仅仅只有一半的电路，便可以完成相位检测的工作。请参阅图7，图7为本发明第四实施例的相位检测器100的示意图。如图7所示，本实施例仅使用D型正反器142。因为只须D型正反器142或是D型正反器144其中之一便足以决定信号间的相位关系。举例来说，如果D型正反器142输出高逻辑准位1的信号，这代表信号S1领先信号S2；反之，如果D型正反器142输出低逻辑准位0的信号，这代表信号S1落后信号S2。与前面的实施例相同，信号V6与V7亦显示相位差的量值与两信号间的相位关系。在此请注意，虽然在图7中，仅仅使用正反器142，然而这样的实作方式亦非本发明的限制。换句话说，本实施例亦可采用其它的正反器141、143、144来检测两信号间的相位关系。相较于本实施例，图2与图4所示的电路利用较多的正反器，以对两信号间的相位关系进行再确认。
当然地，两信号的相位关系亦可透过两正反器141、142来检测。在此请参阅图8，图8为本发明第五实施例的相位检测器100的示意图。如图8所示，本实施例是采用两个D型正反器141、142来检测两信号间的相位误差。至于正反器141、142的功能以及操作，由于前面的揭露中已经陈述，熟习此项技术者应可理解，故不另赘述于此。
因此，电路设计者可以根据不同的需求，而自由地运用前述的各实施例以及其相关电路。图2、图4、图6、图7、图8所示的电路仅仅为本发明的在以下的揭露之中，将使用两个具有短时脉冲波形干扰(glitch)的输入信号，以说明图2以及图4电路的操作并且将两电路的操作结果加以比较。
请参阅图9，图9说明了当一输入信号具有短时脉冲波形干扰(glitch)的时候，各信号的波形状况。如图9所示，输入信号S1在高准位区间606的两侧具有两个短时脉冲波形干扰602、604。此外，信号V8与信号V9分别等效于图2中的信号V6与信号V7；换句话说，当信号S1与信号S2输入至图2的电路时，图2的电路所输出的结果信号即为信号V8与信号V9。
另一方面，信号V10与信号V11分别等效于图4中的信号V6与信号V7；换句话说，当信号S1与信号S2输入至图4的电路时，图4的电路所输出的结果信号即为信号V10与信号V11。在图9中，信号V8、V9、V10、V11并排在一起以进行比较。
当使用图2的电路时，信号V8上面便会出现一个正向的短时脉冲波形干扰608以及一个反向的短时脉冲波形干扰610。由图9可看到，无论是正向的短时脉冲波形干扰608或是反向的短时脉冲波形干扰610对输出信号V8所造成的影响都很有限，并不会造成相位检测上连续性的错误。
另一方面，当使用图4的电路时，信号V10上面便会出现一个正向的短时脉冲波形干扰612以及区间614、616的信号消失。不过，这些误差(包括短时脉冲波形干扰612以及消失区间614、616)都仅仅只在一个短的区间内发生。换言之，这些误差对输出信号V10所造成的影响亦很有限，并不会造成相位检测上连续性的错误。因此，图2与图4所示的电路都可以成功地减少误差。
在此请参阅图10，图10说明了当另一个输入信号具有短时脉冲波形干扰的时候，各信号的波形状况。如图10所示，输入信号S2于高准位区间706的两侧具有两个短时脉冲波形干扰702、704。相同地，信号V8与信号V9分别等效于图2中的信号V6与信号V7；换句话说，当信号S1与信号S2输入至图2的电路时，图2的电路所输出的结果信号即为信号V8与信号V9。
另一方面，信号V10与信号V11分别等效于图4中的信号V6与信号V7；换句话说，当信号S1与信号S2输入至图4的电路时，图4的电路所输出的结果信号即为信号V10与信号V11。在图10中，信号V8、V9、V10、V11亦并排在一起以进行比较。
当使用图2的电路时，信号V8上面便会出现一个正向的短时脉冲波形干扰710以及一个反向的短时脉冲波形干扰708。相同地，由于正向的短时脉冲波形干扰710或是反向的短时脉冲波形干扰708所对应的区间很小，因此无论是正向的短时脉冲波形干扰710或是反向的短时脉冲波形干扰708皆不会对输出信号V8造成很大的影响，亦不会造成相位检测上连续性的错误。此外，于信号V9上出现了高准位的区间712、714、716、718，虽然这些高准位的区间712、714、716、718都是不正确的信号误差，但是也不会造成相位检测上连续性的错误。
另一方面，当使用图4的电路时，信号V10上面便会出现一个正向的短时脉冲波形干扰722以及一个反向的短时脉冲波形干扰720。很显然地，这些干扰所造成的误差量都很小。
本发明相位检测器不会造成连续性的误差的原因在于本发明采用的XOR逻辑门，与公知技术所使用的状态机有根本上的不同。由于状态机是边缘触发的机制(pulse-triggered)，也就是当信号具有瞬时变化时，便转换状态机自身的状态，因此输入信号中短时脉冲波形干扰的边缘皆有可能会导致状态机错误地转换状态，进而造成连续性的错误。但是本发明的相位检测器是准位触发的(level-triggered)，仅仅当两信号所对应的逻辑准位不同时，才会输出对应两信号相位差的结果信号。很明显地，边缘触发机制所造成的错误便不会影响到本发明相位检测器的运作，因此，图2与图4的电路皆可以降低相位检测的错误。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种相位检测器，其用来检测一第一信号与一第二信号之间的一相位差，该相位检测器包含有一差异决定模块，用来于该第一信号的逻辑准位不同于该第二信号的逻辑准位时，发出具有一持续时间的一脉冲信号；一相位领先/落后决定模块，用来发出一检测信号以标示该第一信号与该第二信号之间的相位领先/落后关系；以及一相位决定模块，用来组合该脉冲信号与该检测信号，以产生一结果信号，其中该结果信号包含有该第一信号与该第二信号之间的差异以及相位领先/落后关系的信息。
2.如权利要求1所述的相位检测器，其中该差异决定模块为一异或逻辑门，其可用来对该第一信号以及该第二信号执行一异或逻辑运算，以产生该脉冲信号。
3.如权利要求1所述的相位检测器，其中该相位领先/落后决定模块包含有一取样模块，用来于该第一信号的边缘，对该第二信号进行取样；其中该相位领先/落后决定模块是根据该取样模块的取样结果来决定该检测信号。
4.如权利要求3所述的相位检测器，其中该取样模块包含有一第一取样单元，用来于该第一信号的上升缘，对该第二信号进行取样；以及一第二取样单元，用来于该第一信号的下降缘，对该第二信号进行取样；其中该相位领先/落后决定模块是根据该第一取样单元与该第二取样单元的取样结果，来产生该检测信号。
5.如权利要求4所述的相位检测器，其中该第一取样单元与第二取样单元皆为D型正反器，该第一取样单元是由该第一信号的正缘触发，以及该第二取样单元是由该第一信号的负缘触发。
6.如权利要求4所述的相位检测器，其中该相位领先/落后决定模块另包含有一反向器，耦接至该第一取样单元，用来将该第一取样单元所输出的取样结果加以反向；一或逻辑门，耦接至该第二取样单元以及该反向器，用来将反向器输出的反向后的取样结果与该第二取样单元所输出的取样结果进行一或逻辑运算，以产生该检测信号。
7.如权利要求6所述的相位检测器，其中该相位决定模块另包含有一与逻辑门，耦接至该取样模块的该或逻辑门以及差异决定模块，用来对该检测信号以及该脉冲信号执行一与逻辑运算，以决定该结果信号。
8.如权利要求4所述的相位检测器，其中该相位领先/落后决定模块另包含有一反向器，耦接至该第一取样单元，用来将该第一取样单元的取样结果加以反向；以及一与逻辑门，耦接至该第二取样单元以及该反向器，用来对反向器所输出的反向后的取样结果与该第二取样单元所输出的取样结果执行一与逻辑运算，以产生该检测信号。
9.如权利要求8所述的相位检测器，其中该相位领先/落后决定模块另包含有一与逻辑门，耦接至该取样模块的该与逻辑门以及该差异决定模块，用来对该检测信号以及该脉冲信号进行一与逻辑运算，以决定该结果信号。
10.一种用来检测一第一信号与一第二信号之间的相位差的相位检测方法，其包含有当该第一信号的逻辑准位与该第二信号的逻辑准位不同时，输出具有一持续时间的一脉冲信号；输出一检测信号，以标示该第一信号与该第二信号之间的相位领先/落后关系；以及将该脉冲信号与该检测信号加以组合，以输出一结果信号；其中该结果信号包含该第一信号与该第二信号之间的差异以及相位领先/落后关系。
11.如权利要求10所述的相位检测方法，其中输出该脉冲信号的步骤包含有对该第一信号与该第二信号执行一异或逻辑运算，以产生该脉冲信号。
12.如权利要求10所述的相位检测方法，其中输出该检测信号的步骤包含有于该第一信号的边缘，对该第二信号进行取样；以及根据该第一信号的边缘对该第二信号进行取样的取样结果，来决定该检测信号。
13.如权利要求10所述的相位检测方法，其中输出该检测信号的步骤包含有于该第一信号的上升缘，对该第二信号进行取样；于该第一信号的下降缘，对该第二信号进行取样；以及根据该第一信号的上/下降缘，对该第二信号进行取样的取样结果，来决定该检测信号。
14.如权利要求13所述的相位检测方法，其中决定该检测信号的步骤包含有将于该第一信号的上升缘，对该第二信号进行取样的取样结果加以反向，以产生一反向取样结果；以及将于该第一信号的下降缘，对该第二信号进行取样的取样结果以及该反向取样结果进行或逻辑运算，以产生该检测信号。
15.如权利要求14所述的相位检测方法，其中产生该结果信号的步骤包含有对该检测信号与该脉冲信号执行一与逻辑运算，以产生该结果信号。
16.如权利要求13所述的相位检测方法，其中决定该检测信号的步骤包含有将于该第一信号的上升缘，对该第二信号进行取样的取样结果加以反向，以产生一反向取样结果；以及将于该第一信号的下降缘，对该第二信号进行取样的取样结果以及该反向取样结果进行与逻辑运算，以产生该检测信号。
17.如权利要求16所述的相位检测方法，其中产生该结果信号的步骤包含有对该检测信号与该脉冲信号执行一与逻辑运算，以产生该结果信号。
全文摘要
一种相位检测器，用来检测一第一信号与一第二信号之间的一相位差，该相位检测器包含有一差异决定模块，用来于该第一信号的逻辑准位不同于该第二信号的逻辑准位时，发出具有一持续时间的一脉冲信号；一相位领先/落后决定模块，用来发出一检测信号以标示该第一信号与该第二信号之间的相位领先/落后关系；以及一相位决定模块，用来组合该脉冲信号与该检测信号，以产生一结果信号，其中该结果信号包含有该第一信号与该第二信号之间的差异以及相位领先/落后关系的信息。
文档编号G01R29/18GK1920582SQ20061012654
公开日2007年2月28日 申请日期2006年8月25日 优先权日2005年8月25日
发明者徐哲祥, 刘学欣 申请人:联发科技股份有限公司