专利名称：芯片测试装置与系统的制作方法
技术领域：
本发明是一种芯片测试装置，特别是一种利用反馈信号判断 测试结果的芯片测试装置。
背景技术：
当芯片制造完成后，会对芯片进行测试，用以判断芯片的运 作是否正确。然而如果要对芯片进行完整的测试，则需要的时间 非常多，因此芯片测试部分通常是对芯片输入一测试信号，并从 脚位的输出信号判断是否正确。图1为 一 现有的芯片测试装置的方
块示意图。芯片测试装置ll内具有多个测试单元15，每一测试单 元15包括一触发器(flip-flop) 12以及一与门13。举例来说触发 器12接收芯片中一脚位的输出信号，其输出端耦接一显示装置14 以及一与门13,其中与门13的一输入端接收一控制信号S1，与门 13的输出端耦接至一次级的与门的一输入端。当芯片测试装置ll 运作时，芯片的脚位被设定输出一逻辑高电平的信号，因此触发 器12输出的信号亦为逻辑高电平的信号。此时控制信号S1亦被设 定为逻辑高电平信号，因此与门13的输出信号亦为逻辑高电平信 号。利用这样的测试电路，若信号S2不为逻辑高电平信号，则表 示芯片中至少有一个脚位的输出信号错误，由于无法得知哪个脚 位的输出信号发生错误，因此只能透过显示装置14的状态来判断 错误脚位的位置。显示装置14通常为一发光二极管或任何可表示 两种逻辑状态的装置。在图l的测试装置中，若显示装置14并无发 光，则表示对应的脚位并无输出逻辑高电平的信号。由于此种方 式需使用与门13来进行测试而且通常芯片具有非常多的脚位，因 此利用此种方法需要极大的电路面积，且本方法仅能得知该些脚 位的输出信号发生错误，却无法知道是哪一个脚位发生错误，因 此，在使用上较为受限。
图2为另 一现有的芯片测试装置的方块示意图。芯片测试装置 ll内具有多个测试单元15，每一测试单元包括一触发器，如触发 器12。在图2中， 一或门21耦接每一触发器的输出端。当芯片测试 装置ll运作时，芯片的脚位被设定输出一逻辑低电平的信号，因 此每一触发器的输出信号亦为逻辑低电平的信号。此时便可通过 读取信号S3来得知测试结果。当信号S3位于逻辑高电平时，表示 芯片中至少有一个脚位的输出信号错误，此时亦只能透过显示装 置14来判断错误脚位的位置。当信号S3位于逻辑低电平时，表示 芯片中每一脚位的输出测试正确。显示装置14通常为一发光二极 管或任何可表示两种逻辑状态的装置。在图2中，测试单元18可透 过多工器17选择接收测试单元15的输出信号或令一输入端输入的 信号为输入信号，以进行测试。
虽然利用现有的方式可以测试芯片的输出数据是否正确，但 是却只适用于输出数据全为逻辑高电平与逻辑低电平时，且测试 的结果并不一定完全表示芯片是正常的。例如若有芯片中某一脚 位与电源线VDD (未图示)短路，则利用图l的测试装置便无法测 试出该脚位的错误。因此， 一种能改善现有测试装置的缺点，且 可以进行更复杂的芯片测试步骤的芯片测试装置是必需的。
发明内容
本发明提供一种芯片测试装置，具有多个测试单元，包括一 选择器、 一触发器、 一第一緩冲器、 一显示装置以及一第二緩冲 器。该选择器，受控于一控制信号，具有一第一输入端、 一反馈 输入端以及一第一输出端。该触发器，耦接于该选择器，具有一 第二输入端， 一时脉输入端以及一第二输出端，其中该第二输入
端耦接该第一输出端，该时脉输入端接收一时脉信号，该触发器 是用以于该第二输出端输出一输出数据。该第一緩冲器，耦接于 该触发器，用以将该输出数据转换为一高电压数据并加以输出。 该显示装置，耦接该第一緩冲器，用以表示该高电压数据的逻辑 状态。该第二緩冲器，耦接该第一緩冲器，用以将该高电压数据 转换为一低电压数据，并传送至该反馈输入端。
本发明所述的芯片测试装置，其中更包括一闩锁器，耦接于 该触发器及该第一緩冲器，用以暂存该输出数据。
本发明所述的芯片测试装置，其中该控制信号用以控制该第 一输出端输出该第 一输入端的信号或该反馈输入端的信号。
本发明所述的芯片测试装置，其中该第一緩冲器与该第二緩 冲器由两个反相器组成。
本发明所述的芯片测试装置，其中该触发器为D型触发器。
本发明所述的芯片测试装置，其中该触发器为RS型触发器。 本发明所述的芯片测试装置，其中该触发器为JK型触发器。 本发明所述的芯片测试装置，其中另包含一显示装置，耦接 该第一緩冲器，用以显示该高电压数据。
本发明所述的芯片测试装置，其中当该高电压数据为逻辑高 电平时，该显示装置导通，当该高电压数据为逻辑低电平时，该 显示装置不导通。
本发明更提供一种芯片测试系统，包括一测试装置、 一芯片 以及一控制单元。该芯片测试装置，具有多个测试单元，包括一 选择器、 一触发器、 一第一缓冲器、 一显示装置以及一第二緩冲 器。该选择器，受控于一控制信号，具有一第一输入端、 一反馈 输入端以及一第一输出端。该触发器，耦接于该选择器，具有一 第二输入端， 一时脉输入端以及一第二输出端，其中该第二输入
端耦接该第一输出端，该时脉输入端接收一时脉信号，该触发器
是用以于该第二输出端输出一输出数据。该第一緩沖器，耦接于 该触发器，用以将该输出数据转换为一高电压数据，并加以输出。 该显示装置，耦接该第一緩冲器，用以表示该高电压数据的逻辑 状态。该第二緩冲器，耦接该第一緩冲器，用以将该高电压数据 转换为一低电压数据，并传送至该反馈输入端。该芯片，具有多 个脚位，其中每一该脚位耦接一该测试单元的该第一输入端。该 控制单元，耦接于该芯片，控制该芯片自每一该脚位输出一测试 信号，并比较该测试信号与该每一该测试单元的低电压数据是否 相同。
本发明所述的芯片测试系统，其中该测试装置更包括一闩锁 器，耦接于该触发器及该第一緩沖器，用以暂存该输出数据。
本发明所述的芯片测试系统，其中该控制信号用以控制该第 一输出端输出该第 一 输入端的信号或该反馈输入端的信号。
本发明所述的芯片测试系统，其中当该第 一 输出端输出该反 馈输入端的信号时，该控制单元自该触发器读取并比较该测试信 号与该低电压数据。
本发明所述的芯片测试系统，其中该第一緩冲器与该第二緩 冲器由两个反相器组成。
本发明所述的芯片测试系统，其中另包含一显示装置，耦接 该第一緩冲器，用以显示该高电压数据。
本发明所述的芯片测试系统，其中当该高电压数据为逻辑高 电平时，该显示装置导通，当该高电压数据为逻辑低电平时，该 显示装置不导通。
本发明所述的芯片测试系统，其中该触发器为D型触发器、JK 型触发器或RS型触发器。
本发明所述的芯片测试装置与系统可以提高芯片的测试正确率。
图l为一现有的芯片测试装置的方块示意图。
图2为另 一现有的芯片测试装置的方块示意图。
图3为根据本发明的 一 芯片测试装置的 一 实施例的方块示意图。
图4为根据本发明的 一 芯片测试系统的 一 实施例的方块示意图。
具体实施例方式
图3为根据本发明的 一 芯片测试装置的 一 实施例的方块示意 图。芯片测试装置31中具有多个测试单元，每一测试单元包括一 多工器以及一触发器。举例来说，多工器32具有一第一输入端、 一反馈输入端以及一第一输出端。第一输入端用以接收芯片中一 脚位的输出信号，反馈输入端则接收第二緩冲器37的输出数据。 控制信号C i用以控制第 一 输出端输出该第 一 输入端的信号或该反 馈输入端的信号。触发器33接收多工器32的输出数据，并根据一 时脉信号(图上未绘出)决定是否输出数据。闩锁器34则用以暂 存触发器33的输出数据。第一緩冲器35用以提高闩锁器34的输出 数据的电位，用以驱动显示装置36。第二緩冲器37则用以降低第 一緩冲器35的输出数据的电位，并传回至多工器32的反馈输入端。
当多工器32的第 一输入端接收并传送测试信号至触发器33 后，控制信号d控制多工器32,使第一输出端输出反馈输入端的 数据，此时再自触发器中读取由第二緩冲器37传回的反馈数据， 并与测试信号比较，便可知道测试结果是否正确。此外，亦可通 过显示装置36来判断测试数据与第 一緩冲器35的输出数据是否相 同。在本实施例中，显示装置36为一发光二极管，当该第一緩沖 器35的输出数据位于逻辑高电平时，显示装置36发光，当第一緩
冲器35的输出数据位于逻辑低电平时，则显示装置36不发光。 在图3中，触发器33a可透过多工器32a选择其输入信号。多
工器3 2 a接收 一 外部信号与第二緩冲器3 7 a的输出信号，并根据控
制信号C2来选择将其中哪个信号输入触发器33a。在本实施例中，
外部信号可透过多工器38来选择触发器33的输出信号或另一外部
输入信号，以输入至多工器32a。
在本实施例中，第一緩冲器35与第二緩冲器37皆由两个反相
器串联组成，且触发器33可能为D型触发器、JK型触发器或RS型
触发器。
于一实施例中，本发明的数据输入方式可以为串行方式或并 行方式，当使用串行方式时，利用输入端将数据依序输入触发器， 直至每个触发器都具有收到数据时，再将全部数据输出。当使用 并行方式时，则可利用每个触发器的数据输入端同时输入多个数 据，使每个触发器都接收到数据。
图4为根据本发明的 一 芯片测试系统的 一 实施例的方块示意 图。芯片测试系统包括芯片41、芯片测试装置42以及控制单元43。 芯片测试装置42中具有多个测试单元，其中每一测试单元接收芯 片41中的一脚位的一输出信号。在图4中，芯片测试装置42的较佳 实施例如图3的芯片测试装置所示。控制单元4 3用以控制芯片41 中的每一脚位的输出信号，并在第 一 时间周期内使得芯片测试装 置42接收芯片41中的脚位输出的测试信号，并在第二时间周期内 控制每一测试单元接收其输出信号，如图3中控制信号d与多工器 32的运作方式，此时控制单元再自每一测试单元的触发器，如图3 中的触发器33，中读取测试结果，并与测试信号进行比较。利用 这样的运作，控制单元4 3便可控制芯片41输出更复杂的测试信号， 而不会受限现有只能输出0或1的测试信号，如此以来也可以提高 芯片的测试正确率。
附图中符号的简单说明如下
11、31:芯片测试装置
12、33:触发器
13:与门
14、36:显示装置
21:或门
32、32a、 38、 17:多工器
34:闩锁器
35:第一緩冲器
37、37a:第二緩沖器
41:朴 A 心巧
42:芯片测试装置
43:控制单元
权利要求
1.一种芯片测试装置，其特征在于，具有多个测试单元，所述芯片测试装置包括一选择器，受控于一控制信号，具有一第一输入端、一反馈输入端以及一第一输出端；一触发器，耦接于该选择器，具有一第二输入端，一时脉输入端以及一第二输出端，其中该第二输入端耦接该第一输出端，该时脉输入端接收一时脉信号，该触发器是用以于该第二输出端输出一输出数据；一第一缓冲器，耦接于该触发器，用以将该输出数据转换为一高电压数据并加以输出；以及一第二缓冲器，耦接该第一缓冲器，用以将该高电压数据转换为一低电压数据，并传送至该反馈输入端。
2. 根据权利要求l所述的芯片测试装置，其特征在于，更包 括一闩锁器，耦接于该触发器及该第一緩冲器，用以暂存该输出 数据。
3. 根据权利要求l所述的芯片测试装置，其特征在于，该控 制信号用以控制该第一输出端输出该第一输入端的信号或该反々赍 输入端的信号。
4. 根据权利要求l所述的芯片测试装置，其特征在于，该第 一緩冲器与该第二緩冲器由两个反相器组成。
5. 根据权利要求l所述的芯片测试装置，其特征在于，该触 发器为D型触发器，RS型触发器，或JK型触发器。
6. 根据权利要求l所述的芯片测试装置，其特征在于，另包 含一显示装置，耦接该第一緩冲器，用以显示该高电压数据。
7. 根据权利要求6所述的芯片测试装置，其特征在于，当该 高电压数据为逻辑高电平时，该显示装置导通，当该高电压数据 为逻辑低电平时，该显示装置不导通。
8. —种芯片测试系统，其特征在于，所述芯片测试系统包括 一测试装置，具有多个测试单元，所述测试单元包括 一选择器，受控于一控制信号，具有一第一输入端、 一反馈输入端以及一第一输出端；一触发器，耦接于该选择器，具有一第二输入端， 一时脉输 入端以及一第二输出端，其中该笫二输入端耦4妄该第一输出端， 该时脉输入端接收一时脉信号，该触发器是用以于该第二输出端 输出一输出数据；一第一緩冲器，耦接于该触发器，用以将该输出数据转换为 一高电压数据，并加以输出；以及一第二緩冲器，耦接该第一緩冲器，用以将该高电压数据转换为一低电压数据，并传送至该反馈输入端；一芯片，具有多个脚位，其中一该脚位耦接于一该测试单元 的该第一输入端；以及一控制单元，耦接于该芯片，用以控制该芯片自该脚位输出 一测试信号，并比较该测试信号与该低电压数据是否相同。
9. 根据权利要求8所述的芯片测试系统，其特征在于，该测 试装置更包括一闩锁器，耦接于该触发器及该第一緩沖器，用以 暂存该输出数据。
10. 根据权利要求8所述的芯片测试系统，其特征在于，该控 制信号用以控制该第 一输出端输出该第 一输入端的信号或该反馈 输入端的信号。
11. 根据权利要求8所述的芯片测试系统，其特征在于，当该 第一输出端输出该反馈输入端的信号时，该控制单元自该触发器 读取并比较该测试信号与该低电压数据。
12. 根据权利要求8所述的芯片测试系统，其特征在于，该第 一緩冲器与该第二緩冲器由两个反相器组成。
13. 根据权利要求8所述的芯片测试系统，其特征在于，另包含一显示装置，耦接该第一緩冲器，用以显示该高电压数据。
14. 根据权利要求13所述的芯片测试系统，其特征在于，当 该高电压数据为逻辑高电平时，该显示装置导通，当该高电压数 据为逻辑低电平时，该显示装置不导通。
15. 根据权利要求8所述的芯片测试系统，其特征在于，该触 发器为D型触发器、JK型触发器或RS型触发器。
全文摘要
本发明提供一种芯片测试装置与系统，具有多个测试单元，包括一选择器、一触发器、一第一缓冲器、一显示装置以及一第二缓冲器。该选择器，受控于一控制信号，具有一第一输入端、一反馈输入端以及一第一输出端。该触发器，具有一第二输入端，耦接该第一输出端，一时脉输入端，用以接收一时脉信号以及一第二输出端。该第一缓冲器，用以将该输出数据转换为一高电压数据。该显示装置，耦接该第一缓冲器，用以表示该高电压数据的逻辑状态。该第二缓冲器，耦接该第一缓冲器，用以将该高电压数据转换为一低电压数据，并传送至该反馈输入端。本发明所述的芯片测试装置与系统可以提高芯片的测试正确率。
文档编号G01R31/28GK101191816SQ20061014592
公开日2008年6月4日 申请日期2006年11月23日 优先权日2006年11月23日
发明者周彦云, 陈彦文 申请人:普诚科技股份有限公司