专利名称：电路测试装置的制作方法
技术领域：
本实用新型相关于电路的测试，尤指一种可对模拟信号进行精确测试的 电路测试装置。
背景技术：
随着科技的进步，集成电路(Integrated Circuit, IC)的功能越来越强大， 其重要性也与日遽增。除了单纯处理模拟信号的IC以及单纯处理数字信号的 IC以外，业界还陆续研发出多种兼具数字信号与模拟信号处理能力的IC,此 种IC一般可称为混合信号IC。而不论是数字信号IC、模拟信号IC、或混合 信号IC,为了确保IC出货时的质量，在完成制造过程之后， 一般都会对每 一个IC执行测试，制造商会依据对IC执行测试的结果，来决定此个IC是否 合格，并据以判断是否可将此个IC供应给下游的厂商。
以现今常见的IC量产测试方式为例， 一般使用混合信号测试机 (Mixed-signal tester ) 140来作为IC出厂前的测试工具。然而，市面上的混 合信号测试机一般都是高单价的测试机台(售价动辄超过百万台币)，若使用 混合信号测试机来作为模拟信号IC或混合信号IC量产时的测试工具，不但 会耗掉冗长的测试时间，更会大幅提升测试所需的成本。
此外，相较于数字信号IC，模拟信号IC与混合信号IC的测试通常较为 复杂，测试时的精确度要求也较高。然而，在对模拟信号IC(或混合信号IC) 所产生的模拟信号进行噪声测试时，测量的精确度通常只能达到10mV至 20mV之间，这样的精确度有时是不足的，若受测的模拟信号在系统中被放 大60dB 100dB，则10mV以下的噪声甚至有可能被放大到10V的程度，此 种程度的噪声将可能影响到系统原有的功能。换句话说，前述精确度只到 10mV至20mV之间的噪声测试的测试结果不见得是可靠的，唯有增加测试 时的精确度，才能更进一步提高测试结杲的可靠度。
实用新型内容
因此，本实用新型的目的之一，在于提供一种可降低测试成本并增加测 试精确度的测试结构，以解决公知技术所面临的问题。
本实用新型的实施例公开一种电路测试装置，用来测试一待测试元件。 该电路测试裝置包含有一滤波电路、 一放大电路、 一比较模块、以及一结杲 检测模块。该滤波电路对该待测试元件所产生的 一模拟输出信号进行滤波以 产生一滤波信号。该放大电路耦接于该滤波电路，用来对该滤波信号进行放 大以产生一放大信号。该比较模块耦接于该放大电路，用来比较该放大信号 与至少 一参考电平以据以产生至少 一结果信号。该结果检测模块耦接于该比
较模块，通过检测该至少 一结果信号以决定该待测试元件的测试结果。
根据本实用新型的电路测试装置利用该结果检测模块控制测试时所使用
的增益值以及参考电平的大小，可适性地测试模拟输出信号AOS中不同程度 的爆音噪声。此外，根据本实用新型的电路测试装置在噪声测试上的精确度 甚至可达5mV,此一精确度远胜于公知的电路测试装置于噪声测试时的精确 度。由于提升了精确度，故使用各实施例的电路测试装置来对模拟信号进行 测试，测试结果的可靠度都将大幅提升。此外，根据本实用新型的电路测试 装置的组成元件都是成本不高的电子元件，相较于公知技术使用混合信号测 试机(Mixed-signal tester,其售价通常相当昂贵)的测试结构，本实用新型 各实施例的测试结构不但可以降低测试时所需的硬件成本，更可以提升测试 效率。以上所述都是本实用新型优于公知技术的特点。
图1 ~3为本实用新型的电路测试装置的实施例示意图。
主要元件符号说明
10 待测试元件
20 4寺测试元件电路板
100、 200、 300电路测试装置
110 波形产生器
120 滤波电路
130 放大电路
140、 240、 340比较模块
141、 142比较电路
150、 250、 350结果片全测才莫块
151 反相器
152 或门
153 触发器
154 逻辑测试机
155 连续性内置测试控制单元
具体实施方式
请参阅图1，图1所示为本实用新型的电路测试装置的一实施例示意图。 本实施例的电路测试装置100用来测试一待测试元件(Device under test, DUT)IO,更明确地说，电路测试装置100检测待测试元件IO所产生的一模 拟输出信号AOS,以判断待测试元件10是否通过测试。其中，待测试元件 IO可为设置于一待测试元件电路板(DUT board) 20上一待测试的模拟信号 IC或混合信号IC，模拟输出信号AOS可为一模拟音频信号(Analog audio signal),电路测试装置100则可用来检测模拟输出信号AOS中是否包含有爆 音噪声(Click noise或pop noise )或其他形式的噪声。
本实施例的电路测试装置100包含有一波型产生器110、一滤波电路120、 一放大电路130、 一比较模块140、以及一结果检测模块150。比较模块140 中包含有一第一比较电路141以及一第二比较电路142。结果检测模块150 则包含有一反相器151, —或门(ORgate) 152、 一触发器153、以及一逻辑 测试机(Logic tester) 154。在本实用新型中，波型产生器110仅为一可选 (optional)元件，用来依据逻辑测试机154的控制产生一模拟输入信号AIS, 以供待测试元件10依据模拟输入信号AIS产生模拟输出信号AOS。若待测 试元件10可直接产生模拟输出信号AOS,则电路测试装置100中可不用包 含有波型产生器110，亦不用包含有将波型产生器IIO耦接至待测试元件10 以及逻辑测试机154的电路接口 。
在本实施例中，滤波电路120为一带通滤波器(Bandpass filter, BPF), 用以滤除模拟输出信号AOS中一人耳可听见频段以外的频率成分以产生滤 波信号FS。举例来说，前述的人耳可听见频段介于20Hz与20KHz之间，滤 波电路120则可由截止频率(Cut-off fr叫uency )为20Hz的一高通滤波器(High pass filter, HPF )以及截止频率为20KHz的一4氐通滤波器(Low pass filter,
LPF)所组成。
放大电路130依据一增益值Gain来放大滤波信号FS以产生一放大信号 AS,其中，放大电路130的增益值Gain为可调整的，逻辑测试机154可通 过一连续性内置测试(Continuous built-in test, C-Bit)控制单元155来控制增 益值Gain的大小。虽然本实施例的放大电路130仅包含有单一个放大路径， 然而，在其他实施例中，放大电路130中亦可包含有两个放大路径，亦即放 大电路130由一第一放大电路(未示出)以及一第二放大电路(未示出)所 组成，其中，第一放大电路依据一第一增益值Gainl来放大滤波信号FS以产 生一第一放大信号AS1，并将第一放大信号AS1输出至第一比较电路141; 第二放大电路依据一第二增益值Gain2来放大滤波信号FS以产生一第二放大 信号AS2，并将第二放大信号AS2输出至第二比较电路142;逻辑测试机154 则可通过C-Bit控制单元155来控制第一增益值Gainl与第二增益值Gain2 的大小。
第一比较电路141比较放大信号AS与一第一参考电平RL1以据以产生 一第一结果信号RSI;第二比较电路142比较放大信号AS与一第二参考电 平RL2以据以产生一第二结果信号RS2。举例来说，第一参考电平RLl可为 正的电压电平，第二参考电平RL2可为负的电压电平。通过第一比较电路141 与第二比较电路142的运作，当放大信号AS的电平大于第一参考电平RL1 时，第一结果信号RS1与第二结果信号RS2的电平皆会对应于逻辑值T;当 放大信号AS的电平介于第一参考电平RL1与第二参考电平RL2之间时，第 一结果信号RSI的电平将会对应于逻辑值'0',第二结果信号RS2的电平将会 对应于逻辑值T;当放大信号AS的电平小于第二参考电平RL2时，第一结 果信号RS1与第二结果信号RS2的电平皆会对应于逻辑值'0'。此外，在本实 施例中，第一、第二参考电平RL1、 RL2皆为可调整的，逻辑测试机154可 通过C-Bit控制单元146来控制第一、第二参考电平RL1、 RL2的大小。
在结果检测模块150中，反相器151反相第二结果信号RS2以产生一反 相结果信号RS2',或门152对第一结果信号RS1与反相结果信号RS2'执行逻 辑或(Logic OR)运算以产生一组合信号CS,而本实施例的触发器153为一 D型触发器，其输入端D接收一特定逻辑值'1',其时钟输入端CK耦接于或 门152以接收组合信号CS，其重置端R耦接于逻辑测试机154以接收逻辑测 试机154的重置指令，其输出端Q则用以输出一触发信号FFS至逻辑测试机
154。
在测试开始之前，逻辑测试机154会重置触发器153以将触发信号FFS 重置为逻辑值'0'。在测试开始之后，逻辑测试机154依据触发信号FFS的变 化状况，来决定待测试元件10的测试结果为何。若触发信号FFS —直保持为 逻辑值'0',则表示模拟输出信号AOS中并未包含有爆音噪声；若触发信号FFS 转变为逻辑值T,则表示模拟输出信号AOS中包含有爆音噪声。换句话说， 逻辑测试机154可依据触发信号FFS来决定待测试元件10的测试结果。
请注意，在图1所示的电路测试装置100中，第二比较电路142的正输 入端与负输入端分别用以接收放大信号AS与第二参考电平RL2。若改为以 第二比较电路142的正输入端与负输入端来分别接收第二参考电平RL2与放 大信号AS,则结果检测模块150中可不必包含有反相器151此一元件，在此 种状态下，或门152可直接对第一结果信号RS1与第二结果信号RS2执行逻 辑或运算以产生组合信号CS。
图1所示的电路测试装置IOO可同时用来测试模拟输出信号AOS中正的 噪声及负的噪声。若只需测试模拟输出信号AOS中正的噪声，则可省略电路 测试装置100中的第二比较电路142、反相器151、以及或门152,而成为图 2所示的电路测试装置200,其中，触发器153的时钟输入端CK直接耦接于 第一比较电路141以接收第一结果信号RS1。相似地，若只需测试模拟输出 信号AOS中负的噪声，则可省略电路测试装置100中的第一比较电路141以 及或门152，而成为图3所示的电路测试装置300，其中，触发器153的时钟 输入端CK直接耦接于反相器151以接收反相结果信号RS2。
请注意，在图3所示的电路测试装置300中，第二比较电路142的正输 入端与负输入端分别用以接收放大信号AS与第二参考电平RL2。若改为以 第二比较电路142的正输入端与负输入端来分别用以接收第二参考电平RL2 与放大信号AS,则结果检测模块350中可不必包含有反相器151,触发器153 的时钟输入端CK可直接耦接于第二比较电路141以接收第二结果信号RS2。 在以上所述本实用新型各实施例中，逻辑测试机154可通过C-Bit控制 单元155来控制测试时所使用的增益值以及参考电平的大小，故各实施例的 电路测试装置皆能可适性地测试模拟输出信号AOS中不同程度的爆音噪声。 此外，各实施例的电路测试装置在噪声测试上的精确度甚至可达5mV，此一 精确度远胜于公知的电路测试装置于噪声测试时的精确度。由于提升了精确
度，故使用各实施例的电路测试装置来对模拟信号进行测试，测试结杲的可 靠度都将大幅提升。此外，各实施例的电路测试装置的组成元件都是成本不
高的电子元件，相较于公知4支术4吏用混合信号测试机(Mixed-signal tester, 其售价通常相当昂贵)的测试结构，本实用新型各实施例的测试结构不但可 以降低测试时所需的硬件成本，更可以提升测试效率。以上所述都是本实用 新型优于公知技术的特点。
以上所述仅为本实用新型的优选实施例，凡依本实用新型权利要求所进 行的等效变化与修改，皆应属本实用新型的涵盖范围。
权利要求1.一种电路测试装置，用来测试一待测试元件，其特征在于，该电路测试装置包含有一滤波电路，耦接于该待测试元件，用来对该待测试元件所产生的一模拟输出信号进行滤波以产生一滤波信号；一放大电路，耦接于该滤波电路，用来对该滤波信号进行放大以产生一放大信号；一比较模块，耦接于该放大电路，用来比较该放大信号与至少一参考电平以据以产生至少一结果信号；以及一结果检测模块，耦接于该比较模块，用来检测该至少一结果信号以决定该待测试元件的测试结果。
2. 如权利要求1所述的电路测试装置，其特征在于，该模拟输出信号为 一模拟音频信号。
3. 如权利要求2所述的电路测试装置，其特征在于，该滤波电路用以滤 除该模拟输出信号中一人耳可听见频段以外的频率成分以产生该滤波信号。
4. 如权利要求l所述的电路测试装置，其特征在于，该比较模块包含有 一第一比较电路，耦接于该放大电路，用来比较该放大信号与该至少一参考电平中的一第一参考电平以据以产生该至少一结果信号中的一第一结果 信号；以及一第二比较电路，耦接于该放大电路，用来比较该放大信号与该至少一 参考电平中的一第二参考电平以据以产生该至少一结果信号中的一第二结果 信号。
5. 如权利要求4所述的电路测试装置，其特征在于，该第一参考电平为 一正电压电平，该第二参考电平为一负电压电平。
6. 如权利要求4所述的电路测试装置，其特征在于，该结果检测模块包 含有一反相器，耦接于该第二比较电路，用来反相该第二结果信号以产生一 反相结果信号；一或门，耦接于该第一比较电路以及该反相器，用来对该第一结果信号 以及该反相结果信号执行一逻辑或运算以产生 一组合信号； 一触发器，该触发器包含有一输入端、 一时钟输入端、以及一输出端， 该输入端用以接收一特定逻辑值，该时钟输入端耦接于该或门以接收该组合信号，该输出端则用以输出一触发信号；以及一逻辑测试机，耦接于该触发器的该输出端，用来依据该触发信号来决 定该待测试元件的测试结果。
7. 如权利要求6所述的电路测试装置，其特征在于，该逻辑测试机还包 含有一连续性内置测试控制单元，耦接于该放大电路以控制该放大电路的一 增益值，以及耦接于该比较模块以控制该至少 一 参考电平。
8. 如权利要求6所述的电路测试装置，其特征在于，还包含有 一波形产生器，耦接于该待测试元件以及该逻辑测试机，用来依据该逻辑测试机的控制提供一模拟输入信号至该待测试元件；其中该待测试元件依据该模拟输入信号来产生该模拟输出信号。
9. 如权利要求4所述的电路测试装置，其特征在于，该结果检测模块包 含有一或门，耦接于该比较模块，用来对该第一结果信号以及该第二结果信 号执行一逻辑或运算以产生一组合信号；一触发器，该触发器包含有一输入端、 一时钟输入端、以及一输出端， 该输入端用以接收一特定逻辑值，该时钟输入端耦接于该或门以接收该组合 信号，该输出端则用以输出一触发信号；以及一逻辑测试机，耦接于该触发器的该输出端，用来依据该触发信号来决 定该待测试元件的测试结果。
10. 如权利要求9所述的电路测试装置，其特征在于，该逻辑测试机还 包含有一连续性内置测试控制单元，耦接于该放大电路以控制该放大电路的一 增益值，以及耦接于该比较模块以控制该至少 一 参考电平。
11. 如权利要求9所述的电路测试装置，其特征在于，还包含有 一波形产生器，耦接于该待测试元件以及该逻辑测试机，用来依据该逻辑测试机的控制提供一模拟输入信号至该待测试元件；其中该待测试元件依据该模拟输入信号来产生该模拟输出信号。
12. 如权利要求1所述的电路测试装置，其特征在于，该比较模块包含 有一比较电路，耦接于该放大电路，用来比较该放大信号与该至少一参考 电平中的一参考电平以据以产生该至少一结果信号中的一结果信号。
13. 如权利要求12所述的电路测试装置，其特征在于，该结果检测模 块包含有一触发器，该触发器包含有一输入端、 一时钟输入端、以及一输出端， 该输入端用以接收一特定逻辑值，该时钟输入端耦接于该比较电路以接收该 结果信号，该输出端则用以输出一触发信号；以及一逻辑测试机，耦接于该触发器的该输出端，用来依据该触发信号来决 定该待测试元件的测试结果。
14. 如权利要求13所述的电路测试装置，其特征在于，该逻辑测试机 还包含有一连续性内置测试控制单元，耦接于该放大电路以控制该放大电路的一 增益值，以及耦接于该比较模块以控制该至少一参考电平。
15. 如权利要求13所述的电路测试装置，其特征在于，还包含有 一波形产生器，耦接于该待测试元件以及该逻辑测试机，用来依据该逻辑测试机的控制提供一模拟输入信号至该待测试元件；其中该待测试元件依据该模拟输入信号来产生该模拟输出信号。
16. 如权利要求12所述的电路测试装置，其特征在于，该结果检测模 块包含有一反相器，耦接于该比较电路，用来反相该结果信号以产生一反相结果 信号；一触发器，该触发器包含有一输入端、 一时钟输入端、以及一输出端， 该输入端用以接收一特定逻辑值，该时钟输入端耦接于该反相器以接收该反 相结果信号，该输出端则用以输出一触发信号；以及一逻辑测试机，耦接于该触发器的该输出端，用来依据该触发信号来决 定该待测试元件的测试结果。
17. 如权利要求16所述的电路测试装置，其特征在于，该逻辑测试机 还包含有一连续性内置测试控制单元，耦接于该放大电路以控制该放大电路的一 增益值，以及耦接于该比较模块以控制该至少 一 参考电平。
18.如权利要求16所述的电路测试装置，其特征在于，还包含有 一波形产生器，耦接于该待测试元件以及该逻辑测试机，用来依据该逻 辑测试机的控制提供一模拟输入信号至该待测试元件；其中该待测试元件依据该模拟输入信号来产生该模拟输出信号。
专利摘要本实用新型公开一种电路测试装置，用来测试一待测试元件。该电路测试装置包含有一滤波电路、一放大电路、一比较模块、以及一结果检测模块。该滤波电路对该待测试元件所产生的一模拟输出信号进行滤波以产生一滤波信号。该放大电路对该滤波信号进行放大以产生一放大信号。该比较模块比较该放大信号与至少一参考电平以据以产生至少一结果信号。该结果检测模块则通过检测该至少一结果信号以决定该待测试元件的测试结果。
文档编号G01R31/28GK201007737SQ20062013319
公开日2008年1月16日 申请日期2006年9月5日 优先权日2006年9月5日
发明者张立颖, 林杨铭, 滕贞勇, 蒋维棻, 许益彰 申请人:普诚科技股份有限公司