专利名称：用于确定多路复用器的选择-输出延迟的环形振荡器的制作方法
用于确定多路复用器的选择-输出延迟的环形振荡器背景领域本公开一般涉及振荡器器件，尤其涉及用于测量贯通集成电路的信号传播 延迟的振荡器电路。背景环形振荡器通常被认为是由奇数个其输出在两个电压电平之间振荡的反 相器组成的器件。这些反相器被连接成环，并且最后一个反相器的输出被反馈 至第一个反相器的输入。每个反相器在该反相器的输入电压电平已改变了一有 限量的时间之后输出经反相的电压电平。因此，每个反相器起到延迟元件的作 用。将经反相的电压反馈到第一个反相器的输入导致该环中的电压电平振荡。 振荡的频率取决于每个反相器的延迟以及环中反相器的数目。在延迟元件的典 型实现中，延迟随着向延迟元件供电的电压增大而减小。因此，环形振荡器的一个常见应用是用在压控振荡器(vco)中。
图1 (现有技术)示出了由5个反相器形成的常规环形振荡器10。常规知 识认为由偶数个环元件组成的环不能振荡，因为最后一个环元件的输出电压电 平将与第一个环元件的原始输入电压电平相同。然而，已开发出了具有偶数个 环元件的环形振荡器。例如，图2 (现有技术)示出了由以差分接法连接的偶 数个环元件形成的环形振荡器11。该环中的每个反相器由差分信号驱动。环形振荡器的另一个应用是测试集成电路中的信号传播延迟。较快的开关 集成电路提供许多益处，尤其是在通信和数据处理领域。然而，为了充分受益 于更快的开关速度，必须确定该集成电路的性能极限。环形振荡器可被用来测 试电路设计的速度性能。图3 (现有技术)示出了由偶数个环元件构成的用于测试集成电路的速度 性能的环形振荡器12。环形振荡器12的频率被用来测量测试信号传播贯通该测试集成电路要花费多长时间。环形振荡器12测得的传播延迟是贯通包括两 个触发器、两个延迟元件和一与门在内的各种组件的延迟之和。单是环形振荡
器12的振荡频率自身并不指示触发器之一的时钟-输出(clock-to-out)延迟、
延迟元件的延迟、或是与门的延迟。必须使用其它方法来确定这些个体的延迟。 寻求一种能使用环形振荡器来确定贯通诸如多路复用器等特异性组件类 型的信号传播延迟的方法。此外，测量沿穿过多路复用器的选择输入的信号路 径的传播延迟会是很困难的。因此，寻求一种能确定多路复用器的选择-输出
(select-to-output)延迟的方法。
概要
一种环形振荡器包括两个或多个具有基本相同结构的多路复用器元件。每 个多路复用器元件具有两个数据输入引线、 一选择输入引线和一输出引线。该 环形振荡器除这些多路复用器元件之外没有其它有源逻辑元件。可以有奇数或 偶数个多路复用器元件。
对于该环形振荡器的包括偶数个多路复用器元件的实施例，维持在第一个 和最后一个多路复用器元件的两个数据输入引线上的逻辑电平具有相反的方 向性。在第一个多路复用器元件上，在第一数据输入引线上维持第一逻辑电平 而在第二数据输入引线上维持第二逻辑电平。在最后一个多路复用器元件上， 在第一输入数据引线上维持第二逻辑电平而在第二数据输入引线上维持第一 逻辑电平。此外，对于具有四个或以上的偶数个多路复用器元件的实施例，毗 邻多路复用器元件的数据输入引线上逻辑电平的方向性是交替的，从而使得在 一多路复用器元件的第一数据输入引线上维持第一逻辑电平的情况下在毗邻 多路复用器元件的第一数据输入引线上维持第二逻辑电平。
对于该环形振荡器的包括奇数个多路复用器元件的实施例，所有多路复用 器元件的数据输入引线上维持的逻辑电平具有相同的方向性。在每个多路复用 器元件上，数据输入引线之一被维持在第一逻辑电平，而另一数据输入引线被 维持在第二逻辑电平。
对于具有奇数或偶数个的多路复用器元件的实施例两者，该环形振荡器均 生成其信号路径穿过每个多路复用器元件的选择输入引线的振荡信号。该环形振荡器的这些多路复用器元件是用于确定从最后一个多路复用器 元件的输出引线、贯通第一多路复用器元件的选择输入引线、贯通所有其它多 路复用器元件的选择输入引线、再回到最后一个多路复用器元件的输出引线的 信号传播延迟的系统的一部分。该振荡信号的频率是贯通各多路复用器元件的 信号传播延迟的函数，且该振荡信号的频率被用于确定一多路复用器元件的选 择-输出延迟。贯通一多路复用器元件的信号传播延迟通常随着为该多路复用 器供电的电源电压下降而增大。因此，该环形振荡器可用于表征信号传播延迟 如何依存于向各多路复用器供应的电压而变化。令信号能继续传过包含多路复 用器元件的测试电路的最关键电路路径的最低电源电压可被建模。另外，该环 形振荡器可被内建在运算电路中以实时监视时基和信号传播延迟。以下具体描述中描述了其它实施例和优点。本概要无意限定本发明。本发明由所附权利要求来限定。附图简述其中相同标号指示相近组件的附图示出了本发明的实施例。 图l (现有技术)是由五个反相器构成的环形振荡器的示意性电路图； 图2 (现有技术)是由偶数个环元件构成并以差分配置连接的环形振荡器 的示意性电路图；图3 (现有技术)是由偶数个环元件构成的用于测试集成电路的速度性能的环形振荡器的简化框图；图4是根据一个实施例的具有偶数个环元件的环形振荡器的简化框图； 图5是使用图4的环形振荡器来确定贯通测试电路的信号传播延迟的步骤的流程图；图6是根据另一实施例的具有奇数个环元件的环形振荡器的简化框图；图7-10是根据其它实施例的分别具有两个、三个、四个和五个多路复用 器元件的环形振荡器的简化框图；图11是其中图4的实施例的通门(pass gate)被三态多路复用器代替的 环形振荡器的简化框图；以及图12是环形振荡器的一实施例的多路复用器元件的简化框图——其中该多路复用器元件是3:1多路复用器。
具体描述
现在将具体参照其示例在附图中示出的本发明的一些实施例。
根据一个实施例，图4绘出了环形振荡器20的包括偶数个环元件的一个 实现。环形振荡器20具有第一多路复用器元件21和第二多路复用器元件22。 第一多路复用器元件21和第二多路复用器元件22中每一个的结构基本相同。 第一多路复用器元件21具有第一数据输入引线23、第二数据输入引线24、选 择输入引线25以及输出引线26。同样地，第二多路复用器元件22具有第一数 据输入引线27、第二数据输入引线28、选择输入引线29以及输出引线30。第 二多路复用器元件22的输出引线30被耦合至第一多路复用器元件21的选择 输入引线25。在该具有两个环元件的实施例中，第一多路复用器元件21的输 出引线26被直接耦合至第二多路复用器22的选择输入引线29。在下面描述的 其它实施例中，第一多路复用器元件21的输出引线26通过任意数目个与第一 和第二多路复用器元件21和22基本相同的多路复用器元件被耦合至第二多路 复用器元件22的选择输入引线29。
在该实施例中，第一多路复用器元件21包括两个通门31和32以及四个 反相器33-36。通门31由n沟道场效应晶体管(FET) 37和p沟道FET 38构 成。通门32由n沟道场效应晶体管(FET) 39和p沟道FET 40构成。同样地， 第二多路复用器元件22包括两个通门41和42以及四个反相器43-46。通门 41由n沟道场效应晶体管(FET) 47和p沟道FET 48构成。通门42由n沟 道场效应晶体管(FET) 49和p沟道FET50构成。
在第一多路复用器元件21的第一数据输入引线23上维持第一逻辑电平。 在第一多路复用器元件21的第二数据输入引线24上维持第二逻辑电平。在该 实施例中，第一逻辑电平是地电势，而第二逻辑电平是1伏。在其它实施例中， 对第一和第二逻辑电平使用其他电压电平。例如，可对第一逻辑电平使用3.3 伏，并可对第二逻辑电平使用地电势。除了恒定地呈现在第一多路复用器元件 21的数据输入引线上的逻辑电平之外，在第二多路复用器元件22的第一数据 输入引线27上维持第二逻辑电平，并且在第二多路复用器元件22的第二数据输入引线28上维持第一逻辑电平。当在第一多路复用器元件21的数据输入引线和第二多路复用器元件22 的数据输入引线上维持上述逻辑电平时，环形振荡器20就自发地开始振荡。 自激振荡信号51沿绕环形振荡器20的信号路径传播。该信号路径穿过第二多 路复用器元件22的输出引线30、第一多路复用器21的选择输入引线25、第 一多路复用器元件21的输出引线26、第二多路复用器元件22的选择输入引线 29并返回到第二多路复用器元件22的输出引线30。可从耦合至第二多路复用 器元件22的输出引线30的节点分接出输出信号52。图5是示出了使用具有偶数个环元件的环形振荡器20来确定贯通测试电 路的信号传播延迟的步骤53-60的流程图。在该实施例中，测试电路完全由标 准单元多路复用器组成，并且环形振荡器20被用来测量一标准单元多路复用 器的选择-输出延迟。此选择-输出延迟的第一分量是在一通门的栅上的电压电 平发生改变之后直到有电流开始流过该通门中一FET的扩散层的延迟。此选择 -输出延迟的第二分量是电流从一通门中一 FET的源通过扩散层再流到其漏的 速度。第一分量依存于各FET的栅电容，而第二分量依存于各FET的扩散层 的电容。除了确定标准单元多路复用器的选择-输出延迟之外，该延迟在工艺、 电压和温度变动上有所表征。在其它实施例中，使用具有奇数个环元件的环形 振荡器20来确定信号传播延迟。在第一步骤53，除使用偶数个基本相同的多路复用器元件之外不使用其 它有源逻辑元件地来构成环形振荡器。在该示例中，用于确定信号传播延迟的 步骤53-60是结合如附图4中所示的具有两个环元件的环形振荡器来解释的。在步骤54，在第一多路复用器元件21的第一数据输入引线23上维持第 一逻辑电平。在步骤55，在第一多路复用器元件21的第二数据输入引线24 上维持第二逻辑电平。在步骤56，在第二多路复用器元件22的第一数据输入 引线27上维持第二逻辑电平。在步骤57，在第二多路复用器元件22的第二数 据输入引线28上维持第一逻辑电平。在步骤58，绕环形振荡器20的自激振荡产生振荡信号51，其频率是这些 基本相同的多路复用器元件之一的选择-输出延迟的函数。振荡信号51的频率 近似等于第一多路复用器元件21和第二多路复用器元件22的组合选择-输出延迟的一半的倒数。因此，环形振荡器20形成可用于测量贯通一标准单元多
路复用器的信号传播延迟的测试电路。环形振荡器20的路径就是该测试电路 的路径。标准单元多路复用器的选择-输出延迟由等式延迟=1/(1/2 N 频率) 来表达，其中N为环元件的数目，在本例中为2。
参照第一多路复用器元件21，选择-输出延迟在第一情形中可被表达为在 选择输入引线25上的低电压电平变为高电压电平之后直到输出到引线26上的 高电压电平变为低电压电平的延迟。在该第一情形中，该延迟取决于节点61 上的低电压电平从低电压电平充电至高电压电平所要花费的时间。在第二情形 中，选择-输出延迟可被表达为在选择输入引线25上的高电压电平变为低电压 电平之后直至输出引线26上的低电压电平变为高电压电平的延迟。在该第二 情形中，该延迟取决于节点61上的高电压电平从高电压电平放电至低电压电 平所要花费的时间。第一情形中的选择-输出延迟通常比第二情形中的选择-输 出延迟要长，并且根据步骤53-60的方法确定的信号传播延迟是这两种情形中 的延迟的平均。
在步骤59，将对每个标准单元多路复用器供电的电源电压设为预定电平。 在该示例中，将对包括第一多路复用器元件21在内的标准单元多路复用器供 电的电源电压VDD设为例如1伏。在诸如标准单元多路复用器等环元件的典型 实现中，贯通该环元件的延迟随着对该延迟元件供电的电压增大而减小。
在步骤60，在步骤59中所设的预定电平的电源电压下确定这些标准单元 多路复用器之一的选择-输出延迟。该延迟是通过首先确定输出信号52的频率 来确定的。在一个示例中，输出信号52的频率在l伏的电源电压下是lGHz。 因此，本例中标准单元多路复用器的选择-输出延迟为lns。在当电源电压减到 0.7伏时输出信号52的频率减缓到900 MHz的情况下，该标准单元多路复用 器的选择-输出延迟变为1.11 ns。藉此来确定在各种电源电压电平下的选择-输 出延迟。这些频率和延迟仅是作为示例给出的。当前技术水平下的标准单元多 路复用器的实际选择-输出延迟可能短得多，例如在50ps左右。
集成电路制造商公布其集成电路中包括标准单元多路复用器在内的各种 类型的延迟元件的延迟值的列表。这些延迟值被用于为预期的电路设计建模电 路时基。 一些电路是为功率关键性应用设计的。在采用自适应电压定标的应用中，电路在正常工作模式下由l伏电平供电，而在功率节省模式下由较低的电 压电平供电。自适应电压定标被用在例如蜂窝电话的信号处理电路中。步骤
53-60的方法可被用于确定在其下贯通最关键电路路径的延迟致使包括标准单
元多路复用器的电路丧失功能的电源电压。由此可为采用自适应电压定标的具 有标准单元多路复用器的预期电路建模出最低可接受的电源电压。标准单元多
路复用器在不同电源电压下的延迟值通常是通过保持温度和工艺条件恒定来 确定的。标准单元多路复用器在各种温度下的延迟值也可通过保持电源电压和 工艺条件恒定来确定。最终，延迟值对工艺变动的依存性也可通过保持电源电 压和温度恒定来确定。
除了为建模预期电路而确定选择-输出延迟值之外，环形振荡器20也可被 用于测试己构建电路中的时基和信号传播延迟。在另一实施例中，环形振荡器 20作为小测试电路被纳入在采用标准单元多路复用器的运算电路中。使用输出 信号52的频率来确定标准单元多路复用器在实际工作中在实际电源电压和温 度下的以及关于影响该运算电路的特定工艺变动的选择-输出延迟。因此，环 形振荡器20被用于实时监视时基和信号传播延迟。对信号传播延迟的实时监 视可增强自适应电压定标的益处。在具有两个环元件的环形振荡器20的实施 例产生频率非常高的输出信号52的情况下，可向环形振荡器20添加更多环元 件以产生较低频率的输出信号52。在环形振荡器20的频率非常高的情况下， 运算电路可能需要繁重且开销高昂的分频才能准许计算该选择-输出延迟值。
图6示出了也是被用来确定标准单元多路复用器的信号传播延迟的环形 振荡器20的具有奇数个环元件的实施例。除了第一多路复用器元件21和第二 多路复用器元件22之外，环形振荡器20的这一实施例还具有第三多路复用器 元件62。第三多路复用器元件62包括四个反相器63-66、四个FET 67-70、第 一数据输入引线71、第二数据输入引线72、选择输入引线73以及输出引向74。 第一多路复用器元件21的输出引线26被耦合至第三多路复用器元件62的选 择输入引线73。第三多路复用器元件62的输出引线74被耦合至第二多路复用 器元件22的选择输入引线29。
与在图4的实施例中一样，在第一多路复用器元件21的第一数据输入引 线23上维持第一逻辑电平，而在第一多路复用器元件21的第二数据输入引线24上维持第二逻辑电平。然而不同于图4中的实施例，在第二多路复用器元件 22的数据输入引线上是以与第一多路复用器元件21相类似的方向性来维持逻 辑电路的。实际上，对于环形振荡器20的所有具有奇数个多路复用器元件的 实施例，在所有第一数据输入引线上维持第一逻辑电平，并且在所有第二数据 输入引线上维持第二逻辑电平。对于图6中环形振荡器20的实施例，多路复 用器元件之一的选择-输出延迟是输出信号52的频率的二分之三的倒数。
图7-10分别示出了环形振荡器20的具有两个、三个、四个和五个多路复 用器元件的实施例的配置。图7和9中所示的环形振荡器示范了在第一和第二 多路复用器元件的数据输入引线上维持的逻辑电平与在环形振荡器20的具有 偶数个多路复用器元件的实施例中具有相反的方向性。在第一多路复用器元件 21的第一数据输入引线23上维持第一逻辑电平的情况下，在第二多路复用器 元件22的第一数据输入引线27上维持第二逻辑电平。此外，毗邻多路复用器 元件的数据输入引线上的逻辑电平的方向性交替，从而使得在一多路复用器元 件的第一数据输入引线上维持第一逻辑电平的情况下在毗邻多路复用器元件 的第一数据输入引线上维持第二逻辑电平。
图8和10中所示的环形振荡器示范了对于环形振荡器20的具有奇数个多 路复用器元件的实施例中的所有多路复用器元件而言数据输入引线上维持的 逻辑电平具有相同的方向性。在每个多路复用器元件上，数据输入引线之一被 维持在第一逻辑电平，而另一数据输入引线被维持在第二逻辑电平。
图11示出了环形振荡器20的其中第一多路复用器元件21和第二多路复 用器元件22被配置成三态多路复用器的实施例。除了反相器33外，第一多路 复用器元件21的这一实施例还包括两个反相器75-76、四个p沟道FET 77-80 以及四个n沟道FET 81-84。除了反相器43外，第二多路复用器元件22的这 一实施例还包括两个反相器85-86、四个p沟道FET 87-90以及四个n沟道FET 91-94。
尽管为了教授目的已结合某些具体实施例对本发明进行了描述，但本发明 并不限于此。例如，尽管环形振荡器20在上面被描述为包括为2:1多路复用器 的多路复用器元件，但环形振荡器20的其它实施例是由更高阶的多路复用器 构成的。图12示出了其中第一多路复用器元件21为3:1多路复用器的实施例。除了第一数据输入引线23和第二数据输入引线24之外，图12中所示的实施 例还包括第三数据输入引线95。在第三数据输入引线95上维持的逻辑电平不 影响振荡信号51。除了通门31和32外，图12中所示的实施例还包括第三通 门96。除了反相器33外，该实施例还包括六个反相器97-102。图12的3:1多 路复用器适用于在选择输入引线103-105上接收三个选择位。在环形振荡器20 由3:1多路复用器构成的情况下，第二选择输入引线104被配置成接收在第一 选择输入引线103上接收到的信号的反相，而第三选择输入引线105被耦合接 地。因此，振荡信号51的信号路径传过每个3:1多路复用器的第一和第二选择 输入引线，并且振荡信号51的频率可被用于确定标准单元3:1多路复用器的选 择-输出延迟。
提供所公开的实施例的先前描述旨在使本领域的任何技术人员皆能够制 作或使用本发明。对于本领域的技术人员而言对这些实施例的各种修改将是显 而易见的，并且在此所定义的一般性原理可适用于其它实施例而不会背离本发 明的精神实质或范围。因此，本发明无意被限于这里所示的实施例，而应根据 与在此所公开的原理和新颖特征相一致的最宽范围来授权。
权利要求
1.一种电路，包括第一多路复用器，其具有输出引线、选择输入引线、第一数据输入引线以及第二数据输入引线；以及第二多路复用器，其具有输出引线和选择输入引线，其中所述第一多路复用器和所述第二多路复用器具有基本相同的结构，其中所述第二多路复用器的所述输出引线被耦合至所述第一多路复用器的所述选择输入引线，其中振荡信号呈现在所述第二多路复用器的所述输出引线上，其中所述第一多路复用器的所述输出引线被耦合至所述第二多路复用器的所述选择输入引线，其中第一逻辑电平恒定地呈现在所述第一多路复用器的所述第一数据输入引线上而第二逻辑电平恒定地呈现在所述第一多路复用器的所述第二数据输入引线上。
2. 如权利要求1所述的电路，其特征在于，所述第二多路复用器具有第 一数据输入引线和第二数据输入引线，其中所述第一多路复用器的所述输出引 线通过偶数个多路复用器被耦合至所述第二多路复用器的所述选择输入引线， 其中所述偶数个多路复用器中的每一个与所述第一多路复用器具有基本相同 的结构，并且其中所述第二逻辑电平恒定地呈现在所述第二多路复用器的所述 第一数据输入引线上且所述第一逻辑电平恒定地呈现在所述第二多路复用器 的所述第二数据输入引线上。
3. 如权利要求2所述的电路，其特征在于，所述偶数个多路复用器中的 每一个皆具有选择输入引线，并且其中所述振荡信号呈现在所述偶数个多路复 用器中的每一个的所述选择输入引线上。
4. 如权利要求1所述的电路，其特征在于，所述第二多路复用器具有第 一数据输入引线和第二数据输入引线，其中所述第一多路复用器的所述输出引 线通过奇数个多路复用器被耦合至所述第二多路复用器的所述选择输入引线， 其中所述奇数个多路复用器中的每一个与所述第一多路复用器具有基本相同 的结构，并且其中所述第一逻辑电平恒定地呈现在所述第二多路复用器的所述 第一数据输入引线上且所述第二逻辑电平恒定地呈现在所述第二多路复用器 的所述第二数据输入引线上。
5. 如权利要求4所述的电路，其特征在于，所述奇数个多路复用器中的每一个皆具有选择输入引线，并且其中所述振荡信号呈现在所述奇数个多路复 用器中的每一个的所述选择输入引线上。
6. 如权利要求l所述的电路，其特征在于，所述振荡信号是自激振荡信号。
7. 如权利要求1所述的电路，其特征在于，所述第一多路复用器包括连 接至所述第一多路复用器的所述输出引线的反相器。
8. 如权利要求l所述的电路，其特征在于，所述第一多路复用器包括两 个通门。
9. 如权利要求1所述的电路，其特征在于，所述第一多路复用器是三态 多路复用器。
10. 如权利要求l所述的电路，其特征在于，所述振荡信号沿绕环形振荡 器的信号路径传播，并且其中所述信号路径传过所述第一多路复用器的所述选 择输入引线并穿过所述第二多路复用器的所述选择输入引线。
11. 如权利要求l所述的电路，其特征在于，所述第一多路复用器和所述 第二多路复用器是环形振荡器的一部分。
12. 如权利要求l所述的电路，其特征在于，所述第一多路复用器和所述 第二多路复用器是用于确定从所述第二多路复用器的所述输出引线、贯通所述 第一多路复用器的所述选择输入引线、贯通所述第二多路复用器的所述选择输 入引线并返回所述第二多路复用器的所述输出引线的信号传播延迟的系统的 一部分。
13. —种方法，包括由数个基本相同的多路复用器元件形成环形振荡器，其中除了所述数个基 本相同的多路复用器元件之外所述环形振荡器不包括其他有源逻辑元件。
14. 如权利要求13所述的方法，其特征在于，还包括 通过确定呈现在所述环形振荡器上的振荡信号的频率来确定所述数个基本相同的多路复用器元件之一的选择-输出延迟。
15. 如权利要求14所述的电路，其特征在于，所述振荡信号是自激振荡 信号。
16. 如权利要求13所述的方法，其特征在于，所述数个基本相同的多路 复用器元件中的每一个由电源电压供电，所述方法还包括将所述数个基本相同的多路复用器元件中的每一个的所述电源电压设为 预定电平；以及确定在所述预定电平的电源电压下所述数个基本相同的多路复用器元件 之一的选择-输出延迟。
17. 如权利要求13所述的方法，其特征在于，所述环形振荡器具有偶数 个基本相同的多路复用器元件，其中所述环形振荡器包括具有选择输入引线、 第一数据输入引线和第二数据输入引线的第一多路复用器元件，其中所述环形 振荡器包括具有输出引线、第一数据输入引线和第二数据输入引线的第二多路 复用器元件，并且其中所述第二多路复用器元件的所述输出引线被连接至所述 第一多路复用器元件的所述选择输入引线，所述方法还包括在所述第一多路复用器元件的所述第一数据输入引线上维持第一逻辑电平；在所述第一多路复用器元件的所述第二数据输入引线上维持第二逻辑电平；在所述第二多路复用器元件的所述第一数据输入引线上维持所述第二逻 辑电平；以及在所述第二多路复用器元件的所述第二数据输入引线上维持所述第一逻 辑电平。
18. —种方法，包括产生振荡信号一一其频率是所述振荡信号贯通标准单元多路复用器的选 择输入引线的传播延迟的函数，其中所述振荡信号具有除了穿过数个标准单元 多路复用器之外不穿过其它有源逻辑元件的信号路径。
19. 如权利要求18所述的方法，其特征在于，还包括 使用所述振荡信号的所述频率来确定所述标准单元多路复用器的选择-输出延迟，其中所述标准单元多路复用器的所述选择-输出延迟包括所述振荡信 号贯通所述标准单元多路复用器的所述选择输入引线的传播延迟。
20. 如权利要求19所述的方法，其特征在于，所述信号路径穿过一定数目个标准单元多路复用器，其中所述振荡信号的频率大致等于组合延迟的一半 的倒数，并且其中所述组合延迟等于所述标准单元多路复用器的所述选择-输 出延迟乘以所述信号路径中标准单元多路复用器的所述数目。
21. 如权利要求18所述的方法，其特征在于，所述信号路径穿过偶数个 标准单元多路复用器。
22. 如权利要求18所述的方法，其特征在于，所述标准单元多路复用器 包括两个通门。
23. —种电路，包括多个标准单元多路复用器，其中所述多个标准单元多路复用器中的每一个 显现一选择-输出延迟；以及用于产生其频率可被用于确定所述选择-输出延迟的振荡信号的装置，其 中所述装置除包括所述多个标准单元多路复用器之外不包括其它有源逻辑元 件。
24. 如权利要求23所述的电路，其特征在于，所述多个标准单元多路复 用器中的每一个包括两个通门。
25. 如权利要求23所述的电路，其特征在于，所述多个标准单元多路复 用器中的每一个为三态多路复用器。
26. 如权利要求23所述的电路，其特征在于，所述装置包括偶数个标准 单元多路复用器。
全文摘要
环形振荡器产生的振荡信号的频率被用于确定标准单元多路复用器的选择-输出延迟。该环形振荡器除了奇数或偶数个标准单元多路复用器之外没有其它有源逻辑元件。振荡信号的信号路径穿过该环形振荡器的各多路复用器的选择输入引线。该环形振荡器可用于表征信号传播延迟如何依存于向各多路复用器供应的电压而变化。令信号能继续传过测试电路的最关键电路路径的最低电源电压可被建模。另外，该环形振荡器可被内建在运算电路中以实时监视时基和信号传播延迟。对延迟的实时监视增强了在蜂窝电话里的信号处理电路中使用的自适应电压定标的益处。
文档编号G01R31/30GK101322038SQ200680045644
公开日2008年12月10日 申请日期2006年12月6日 优先权日2005年12月6日
发明者K·Z·玛利克 申请人:高通股份有限公司