专利名称：半导体集成电路的测试方法及集成电路测试器的制作方法
技术领域：
本发明涉及一种半导体集成电^各(Semiconductor Integrated Circuit), 例如用以检测出液晶驱动装置的接脚间短路的半导体集成电路的测试方法及 IC测试器。
背景技术：
IC测试器将信号输出到半导体集成电路，且藉由半导体集成电路的输出， 以判定好坏。又，IC测试器如下述专利文献1所示，进行半导体集成电路的 接脚间短路的判定。专利文献1日本专利特开平5-190637号公报如图3所示，说明此种装置。在图3中，受测试对象(以下略称DUT)10例如以液晶驱动装置而如图4 所示，将半导体集成电路12搭载于带状自动化黏合构装巻带(TAB tape, Tape Automated Bonding tape) 11，且将半导体集成电路U经由配线(未图示)连 接到多个的接脚13。DC(直流电)测定部20设置于IC测试器，且连接至DUTIO 的每支接脚，而进行直流电压输出或直流电流测定。控制部^则进行DC测 定部20的控制，以及接脚间短路的判定。接脚间电阻R显示DUTIO的脚间的 电阻成分。又，接脚间短路以外的其它用以测试的结构，则省略之。接着，说明此种装置的接脚间短路的测试动作。DC测定部20藉由控制 部30的控制，而电压输出到DUTIO的所望接脚，且DC测定部20再测定邻接 该所望接脚的DUTIO的接脚。由于当接脚间短路时，接脚间电阻R变低；并 非接脚间短路时，接脚间电阻R变高，因此控制部30即当DC测定部20所测定的电流大于所希望值时，判定为接脚间短路。发明内容(发明所欲解决的课题)近年来，由于液晶显示器逐渐大型化，且像素数不断增加，液晶驱动装置趋向多接脚化，达约700接脚，而接脚间距约30jum,且接脚间的间隙则 变窄，达10/im。于是，不^f又有如图5(a)所示，灰尘或尘土等异物14附着于 接脚间，而呈完全短路的状态；亦有如图5(b)所示，异物14产生差一点接 触到另 一边的接脚的状态，而即使测试时并无接脚间短路，使DUT1G被判定 为良品，但其后，仅有的间隙发生短路，遂成为不良品的问题。因此，本发明的目的为提供一种半导体集成电路的测试方法与一种IC 测试器，以实现即使并非完全短路，仍可检测出接脚间短路。 (解决课题的手段)未达成上述课题，在本发明中，本发明的第一方面是一种半导体集成电 路的测试方法，用以检测出具有多个接脚的半导体集成电路的接脚间短路。此测试方法的特征为IC测试器或该半导体集成电路在该半导体集成电 路的所望接脚产生脉冲或阶跃信号(step signal),且该IC测试器藉由邻接 上述所望接脚的该半导体集成电路的接脚所产生的波形，以进行接脚间短路 的判定。根据本发明的第二方面，是如本发明第一方面所述的发明中，当判定时 点若波形大于判定值，则由IC测试器判定为接脚间短路。根据本发明的第三方面是一种IC测试器，用以测试具有多个接脚的半导 体集成电路。此IC测试器的特征为设有一测试部，其在该半导体集成电路的所望接 脚产生脉冲或阶跃信号，且藉由邻接上述所望接脚的相邻接脚的波形，以判 定接脚间短路。才艮据本发明的第四方面，是如本发明第三方面的发明中，当判定时点若 波形大于判定值，则由测试部判定为接脚间短路。根据本发明的第五方面是如本发明第三或第四方面的发明中，测试部具 有脉冲产生部，用以在所望接脚产生脉冲或阶3天信号；测定部，用以测定相 邻接脚。(发明的效果)依本发明，可获得如下的效果根据本发明的第一和第二方面，IC测试器或半导体集成电路将脉冲或阶 跃信号加以输出到半导体集成电路的所望接脚，而IC测试器藉由邻接所望接 脚的半导体集成电路的接脚的波形，以进行接脚间短路的判定。因此，即使并非完全短路，仍可检测出接脚间短路。根据本发明的第三至第五方面，测试部将脉沖或阶跃信号输出到半导体 集成电路的所望接脚，且测试部藉由邻接所望接脚的半导体集成电路的相邻 接脚的波形，以判定接脚间短路。因此，即使并非完全短路，仍可检测出接 脚间短路。
图1显示本发明的一实施例的结构图。图2显示DUT10的相邻接脚的波形例的说明图。 图3显示现有的IC测试器的结构图。 图4显示DUT10的具体结构的说明图。 图5(a)、 5(b) DUT10的主要部的放大剖面图。 附图符号说明10-受测试对象11 ~带状自动化黏合构装巻带12-半导体集成电路13~接脚14~异物20-DC测定部30~控制部40~测试部41 -脉冲产生部42 ~测定部43 ~控制部 C 脚间电容 R 接脚间电阻 A/D ~转换部a ~并未接脚间短路时所形成的波形 b-异物差一点接触到另一边的接脚时所形成的波形具体实施方式
以下，参照图式，详细说明本发明。又，图1显示本发明的一实施例的 结构图。在图1中，DUT10例如以液晶驱动装置而如图4所示，将半导体集成电 路12搭载于TAB巻带11，且将半导体集成电路12经由配线(未图示)连接到 多个的接脚13。测试部40设置于IC测试器，且电连接至DUT10的多个接脚， 而于DUT10的所望接脚产生脉沖；再藉由邻接该所望接脚的相邻接脚的波形， 以判定接脚间短路。此外，测试部40是针对DUT10的每一接脚，设置脉沖产 生部41、测定部42,以及控制部43。脉沖产生部41以例如主动负载电路 (Active Load Circuit),在所望接脚产生脉冲。测定部42则以例如A/D转 换部，测定相邻接脚。控制部43控制脉沖产生部41及测定部42,且藉由测 定部42的测定结果，以进行接脚间短路的判定。脚间电容C显示DUT1Q的接 脚间的电容成分。又，接脚间短路以外的其它用以测试的结构，则省略之。其次，说明此种装置的动作。图2是显示DUT10的相邻接脚的波形例的 图表。脉沖产生部41藉由控制部43的控制，对DUT1G的所望接脚输出脉冲； 测定部42则测定邻接该所望接脚的DUT1G的接脚。又，若并未接脚间短路时， 将成为如图2的波形a所示。而如图5(b)所示，异物14差一点接触到另一 边的接脚时，则成为如图2的波形b所示。因此，当选通时(strobe,判定时 点)若测定部42的测定结果大于判定值，由控制部43判定为接脚间短路；而 当选通时若测定部42的测定结果小于判定值时，控制部43则判定为并未接 脚间短路。在此，测定结果与判定值相同时，可判定为接脚间短路或并未接 脚间短路皆可。此外，完全接脚间短路的情况，虽不会变化成如波形b所示， 但由于在此状态下脉冲被输入到测定部42，因此变成比判定值大，是属当然。亦即，判定为接脚间短^各。如上所述，脉冲产生部41对DUT1Q的所望接脚输出脉冲，而测定部42 测定邻接该所望接脚的DUT10的相邻接脚。控制部43则藉由此测定结果，进 行接脚间短路的判定，因此即使并非完全短路，仍可检测出接脚间短路。此外，本发明并不限于此种情况，测定部"是显示A/D转换部，但亦可 为比较器，或者A/D转换部以及将该A/D转换部的输出加以输入的数字比较 器二者的组合。此时，控制部43将不须进行接脚间短路的判定。又，在测定 部42内，可包含用以判定接脚间短路的结构。又，脉冲产生部41是显示用以产生脉冲的结构，但亦可为阶跃信号。又，虽显示设有脉冲产生部41的结构，但亦可采用其它结构，使DUTIO本身将脉沖或阶跃信号输出到所望接脚，且以测定部42测定相邻接脚。
权利要求
1.一种半导体集成电路的测试方法，用以检测出具有多个接脚的半导体集成电路的接脚间短路，其特征为集成电路测试器或该半导体集成电路在该半导体集成电路的所望接脚产生脉冲或阶跃信号，且该集成电路测试器藉由来自邻接该所望接脚的该半导体集成电路的接脚的波形，以进行接脚间短路的判定。
2. 如权利要求1所述的半导体集成电路的测试方法，其中，在判定时点 若波形大于判定值，则由集成电路测试器判定为接脚间短路。
3. —种集成电路测试器，用以测试具有多个接脚的半导体集成电路，其 特征为设有一测试部，用以在该半导体集成电路的所望接脚产生脉冲或阶跃信 号，且藉由邻接该所望接脚的相邻接脚的波形，以判定接脚间短路。
4. 如权利要求3所述的集成电路测试器，其中，在判定时点若波形大于 判定值，则由测试部判定为接脚间短路。
5. 如权利要求3或4所述的集成电路测试器，其中，测试部具有 脉冲产生部，用以在所望接脚产生脉冲或阶跃信号；及测定部，用以测定相邻接脚。
全文摘要
本发明提供一种半导体集成电路的测试方法与一种IC(集成电路)测试器，以实现即使并非完全短路，仍可检测出接脚间短路。为达成上述目的，本发明提供一种半导体集成电路的测试方法，用以检测出具有多个接脚的半导体集成电路的接脚间短路。其特征为IC测试器或半导体集成电路在半导体集成电路的所望接脚产生脉冲或阶跃信号，且IC测试器藉由邻接所望接脚的半导体集成电路的接脚所产生的波形，以进行接脚间短路的判定。
文档编号G01R31/28GK101285864SQ20071013717
公开日2008年10月15日 申请日期2007年7月30日 优先权日2007年4月9日
发明者永沼英树 申请人:横河电机株式会社