专利名称：一种gps接收机的数字信号相关运算电路的制作方法
技术领域：
本实用新型涉及到一种GPS (全球定位系统)接收机中的数字信号相关 运算电路。
背景技术：
GPS信号检测处理是通过已知的伪随机码(PRN码)得到输入信号的一 系列相关值，从而将GPS信号从接受到的噪声信号中分离出来。整个检测过 程会耗时较长，因为准确的信号频率和码相位都是未知的。为了检测出信号， 接收机采用传统的二维空间检测，校验发生在每个可能频率处的可能码相 位。为了检测在特定频率和延时条件下存在的信号，根据给定的频率不断的 调整接收机，而且接收信号和己知的PRN码有密切的关系，PRN码是由相应 信号的到达时间来定时的。如果没有检测到信号，继续在下一个可能的码相 位处进行检测。在所有的码相位都核査之后，继续检测下一个可能的频率。 为了获得足够的信号均值，把它从噪声中分离出来，每一个自相关处理所需 的时间不少于lms。因为检测了几千种可能的频率和码相位，整个的检测过 程需要几十秒的时间。
传统接收机中的相关计算电路是将超前、即时以及滞后码分开分别与卫 星C/A码进行相关，每个通道共需要6个相关模块，然后再将各自的相关 值累加，又需要6个累加模块才能完成这一功能。12个通道就有12套同样 的电路。因此，传统的接收机的相关计算电路繁多复杂，需要集成数千个相 关模块，增加了设备的复杂度和成本。且运算量大，搜索时间长。
发明内容
本实用新型所要解决的技术问题是提供一种新的GPS接收机的数字信
号相关计算电路，用来处理GPS数字信号和PRN (伪随机码)码的全局相关， 并且能够在实时处理中快速求得相关结果。
为达到以上目的，本实用新型是采取如下技术方案予以实现的
一种GPS接收机的数字信号相关运算电路，其特征在于，包括
一个码产生器，同时产生一个本地C/A码和第二段本地C/A码的相位
值，用于相关运算；
一个相关模块，用于多普勒模块输出的信号与所述码产生器产生的本地
码进行相关处理;所述的相关模块包括I路采样移位寄存器和Q路采样移位寄
存器，分别将由多普勒模块输出的两路信号进行串行转并行，并分别输出至
I路采样锁存器和Q路锁采样存器，I路采样锁存器和Q路锁采样存器的输出 分别与一个移位寄存器的输出连接至I路异或门和Q路异或门进行相关运算；
所述移位寄存器的输入连接所述码产生器的输出；
一个I/Q累加模块，用于累加相关模块输出的相关结果；所述相关模块 的输出是所述I路异或门和Q路异或门分别经过I部分累加器和Q部分累加器 输出到I/Q累加模块。
上述方案中，所述的累加模块包括I累加器和Q累加器，分别连接I路随 机存储器和Q路随机存储器，I路随机存储器和Q路随机存储器的输出分别 与I累加器和Q累加器的另一个输入端相连；所述的码产生器包括两个10位的 线性移位寄存器，它们在一个数控振荡器产生的移位使能信号的控制下输出 本地C/A码至相关模块的移位寄存器；所述两个线性移位寄存器的初始值数 据通过所连接的一个随机存储器RAM2予以保存。
本实用新型的优点是，在进行相关运算时不需要存储原始抽样信号也无 需大量软件运算。硬件装置由一个相关模块和累加模块构成，这个相关模块 和累加模块可以快速求得结果，数字中频经过载波复现，与码产生器产生的 3级码相关，并累加和积分的过程。本实用新型在码相关过程中， 一次完成 11位数字中频数据与240位本地码的相关，本实用新型的相关处理装置可 以在12个通道内做到分时复用，并且对于提前码，即时码，延迟码的计算 可以一起进行，这样，硬件资源得到了充分的利用，大大的降低了GPS接 收机的生产成本。
此外，采用的搜索方法可每次搜索3个码分格,因此本实用新型的搜索速
率就比现有接收机的搜索速率快了几乎三倍。现有的电路是每个通道都有各 自的电路，相比而言，本实用新型的电路十分精简，且提高了工作效率，使 搜索所需的时间大大降低。可应用于GPS便携式无线设备在最短的时间内完 成定位。延长了电池的使用寿命。
图1为本实用新型的电路结构框图。
图2为图1中码产生器的结构图。
具体实施方式
以下结合附图及实施例对本实用新型作进一步的详细说明。
如图l、图2所示， 一种GPS接收机的数字信号相关运算电路，包括一 个码产生器， 一个数控振荡器NCO， 一个相关模块和一个I/Q累加模块。
码产生器是一个本地C/A码产生器，同时产生一个本地C/A码和第二 段本地C/A码的相位值，用于相关运算。码产生器主要由两个10位线性移 位寄存器G1和G2组成[图2]，数控振荡器对于码生成器起到辅助作用，数 控振荡器给C/A线性移位寄存器Gl ， G2产生一个移位使能信号。
数控振荡器NC0的输入是C/A码的频率和相位，每个GPS接收机在时 钟和控制信号的共同控制下，频率和相位相加，产生一个使能信号控制本地 C/A码的产生，从载入使能打开载入初始的相位和频率开始，在11个半个 码片的时候保存码相位和频率等参数值，做为与下一段11位卫星C/A码发 生相关运算的本地C/A码的初始值，每次载入使能之间相差264个半个码片。
线性移位寄存器Gl， G2在载入使能起作用时，Gl和G2载入初始值， 当数控振荡器产生的使能信号作用时，Gl的第0位和G2的第0位异或产生 一位C/A码，同时，Gl中的序列按G产l+X3+X^反馈给Gl第10位，G2中的 序列按G2二l+X2+X3+X6+X8+X9+Xu)反馈给G2的第10位，从载入使能打开载入初 始值开始，在ll个半个码片的时候，保存使能端打开，把此刻G1和G2中 的11位数据分别保存起来，放入随机存储器RAM2中，在下次载入使能信号 作用的时候载入，做为与下段11位卫星C/A码发生相关运算的本地C/A码 的初始值，每次载入之间相差264半个码片的时间。
相关模块是把多普勒模块经过多普勒旋转的卫星数据和从码产生器来的 数据发生相关运算，当多径或迟早码模式打开的时候，用3阶码并行发生相 关运算来产生一个半码片的多径/迟早数据。相关模块包括I/Q采样移位
寄存器I,， Qp 1/Q采样锁存器l2， Q2， I路和Q路异或门和1/Q部分累 加器。本地码移动240次与卫星数据做相关运算，完整的240移位后，本地 码产生器产生另一个卫星的C/A码，初始相关从第5. 5码片开始，即码产生 器产生的一号星C/A码序列超前了 5. 5码片，与来自卫星的第二组11个采 样数据做第二次240次移位相关，依次下去，直到完成192次。
相关移位寄存器C的输入是码产生器的输出，这是一个13位移位寄存器， 11个最高位在相关移位寄存器C载入使能信号为高时，由11位本地码初始 化(每位是一个半个码片)，11位本地码来自随机存储器RAM2，是本地码 产生器在5. 5个码片时存入随机存储器RAM2的，每次进来一个半个码片， 与1/Q路采样发生相关运算，在多径和迟早码相关运算模式中，这13位并 行输出用来产生3级码。
I/Q采样移位寄存器Ip Qi的初始态为未定态，输入到相关模块的卫星 数据是48fo，在频率为24fo的时钟控制下采样，也就是以24fo的速率压 入数据，对于卫星数据来说，就是2个数据位压入一个，当相关移位寄存器 C载入使能信号作用时，I/Q采样移位寄存器的11位并行输出载入I/Q采 样锁存器12， Q2， I/Q采样锁存器12， Q2的输出与C/A码相关移位寄存器C 的输出在I/Q异或门进行相关运算。
11位C/A码相关移位寄存器C的输出分别与4组11位的I/Q采样锁存 器12， Q2的输出进行异或和按位取反，分别得到I/Q两路数据，经过I/Q 部分累加器输出到I/Q累加模块。
I/Q累加模块从相关模块得到的7位I路数据和7位Q路数据在CPU 的指定下，通过相干积分，进行数据累加。1/Q累加模块进行的是累加和的 过程，分别通过模块中的I/Q累加器来实现，每来一次工/Q相关运算结果就 与累加和进行相加，然后分别存入VQ随机存储器RAM3中，在下次累加 的过程中再次利用，I路和Q路在每次累加完成后，作为累加的输出。
I/Q累加模块的输入是来自相关模块的，相关模块的I路输出和Q路输 出和来自I/Q随机存储器RAM3的数据，I/Q随机存储器RAM3来的数据在控
制信号的作用下，把48位数据分为4个数据段，在48位的数据中，高24 位是I路数据，低24位是Q路数据，24位数据中的高12位的I/Q，低12 位的I/Q，分别与相关模块的I路数据和相关模块的Q路数据做按位相加， 每半个码片相加一次，每个码片相加两次，得到的结果做为24位数据的高 位和低位。最后I路的24位数据和Q路的24位数据做为一个48位数据放 入RAM3中，和下次来的相关模块I路和Q路数据相加。RAM3中的数据 可以是多个ms的数据的累加，这样完成了相干累加，需要累加的数据的间 隔是lms，例如，如果处理10ms长的信号，那么RAM3中存储的就是在这 一段时间内产生的IO个相关结果的和，每个ms产生一个相关值。在一个 ms内，在同一相关时刻会得到相似的自相关值。通过累加自相关值可以提 高信噪比，从而提高了接收机对弱信号的检测能力。
权利要求1.一种GPS接收机的数字信号相关运算电路，其特征在于，包括一个码产生器，同时产生一个本地C/A码和第二段本地C/A码的相位值，用于相关运算；一个相关模块，用于多普勒模块输出的信号与所述码产生器产生的本地码进行相关处理；所述的相关模块包括I路采样移位寄存器和Q路采样移位寄存器，分别将由多普勒模块输出的两路信号进行串行转并行，并分别输出至I路采样锁存器和Q路锁采样存器，I路采样锁存器和Q路锁采样存器的输出分别与一个移位寄存器的输出连接至I路异或门和Q路异或门进行相关运算；所述移位寄存器的输入连接所述码产生器的输出；一个I/Q累加模块，用于累加相关模块输出的相关结果；所述相关模块的输出是所述I路异或门和Q路异或门分别经过I部分累加器和Q部分累加器输出到I/Q累加模块。
2. 根据权利要求1所述的GPS接收机的数字信号相关运算电路，其特征 在于，所述的累加模块包括I累加器和Q累加器，分别连接I路随机存储器和 Q路随机存储器，I路随机存储器和Q路随机存储器的输出分别与I累加器和 Q累加器的另一个输入端相连。
3. 根据权利要求1所述的GPS接收机的数字信号相关运算电路，其特征 在于，所述的码产生器包括两个10位的线性移位寄存器，它们在一个数控振 荡器产生的移位使能信号的控制下输出本地C/A码至相关模块的移位寄存 器；所述两个线性移位寄存器的初始值数据通过所连接的一个随机存储器 RAM2予以保存。
专利摘要本实用新型公开了一种电路简单，相关计算效率高的GPS接收机的数字信号相关计算电路，包括一个码产生器，用于相关运算；一个相关模块，用于多普勒模块输出的信号与所述码产生器产生的本地码进行相关处理；所述的相关模块包括I路采样移位寄存器和Q路采样移位寄存器，分别将由多普勒模块输出的两路信号进行串行转并行，并分别输出至I路采样锁存器和Q路锁采样存器，I路采样锁存器和Q路锁采样存器的输出分别与一个移位寄存器的输出连接至I路异或门和Q路异或门进行相关运算；所述移位寄存器的输入连接所述码产生器的输出；一个I/Q累加模块，用于累加相关模块输出的相关结果。
文档编号G01S5/14GK201066385SQ200720032389
公开日2008年5月28日 申请日期2007年7月31日 优先权日2007年7月31日
发明者周文益, 磊 曹 申请人:西安华迅微电子有限公司