专利名称：数字天地波信号合成器的制作方法
技术领域：
本发明涉及一种无线电导航系统的天地波信号合成装置。
技术背景无线电导航系统工作在中短波范围，接收区域在夜间会由于电离层的反 射产生天波，信号可以通过电离层反射到用户接收机，且天波信号的强度远 强于地波信号，因此造成了对系统的干扰。由于天波信号传播路径长于地波 信号，因此天波信号较地波信号延时到达接收机，据统计，在系统工作区域一个台的天波信号相对于这个台的地波信号延迟约60 20(^s，天波信号比地 波信号强约10-30dB。因此接收机在夜间工作时不但能接收到三个发射台的地 波信号，还能接收到三个台的天波信号。单凭试验验证接收机天地波分离指 标，需求试验人员和试验设备多，花销大，给一些基础的研究和理论验证带 来了诸多的不便。短波天地波信号合成器的出现，解决了以上诸多问题。同时还带来其它 便利，例如可以比较理论的结果和实际结果的差别，找出引起差别的原因， 为科学研究提供了宝贵的资料。短波信号合成器的实现可以分为模拟元件 实现和数字化实现。用模拟元件实现主要包括锁相环路、放大器、LC移相器 以及功率合成器，且由于每一路信号的信号幅度和相位都不同，因此需要单 独生成各路信号，最终通过功率合成器实现信号合成。 一般功率合成器的输 入端要求信号的幅度、相位基本一致，但由于天波与地波的幅度、相位有较 大差别，因此就需选择能够承受较大损耗的功率合成器，以消耗天波与地波 在功率合成器内部形成回路的能量。发明内容本发明为解决模拟元件实现信号合成器存在的在传输过程中和叠加的噪 声较难分离、噪声会随着信号被传输、放大、严重影响信号合成效果的问题， 提供一种数字天地波信号合成器。本发明由FPGA芯片1、 D/A转换模块9、 单片机10、原子钟11和天线12组成，FPGA芯片1根据原子钟11提供的基准正弦波信号将内部信号合成后由D/A转换模块9将数字信号转换成模拟信 号后通过天线12发送，单片机10控制D/A转换模块9的信号转换动作和FPGA芯片1的多路信号的开/关；所述FPGA芯片1由三个天波发生模块2、三个地波发生模块3、信号合 成模块8和延时模块13组成，三个天波发生模块2和三个地波发生模块3都 将信号发送到延时模块13，延时模块13使天波发生模块2产生的信号以地波 发生模块3产生的信号的相位为基准产生延迟，然后将每路信号都传输到信 号合成模块8，信号合成模块8将各路信号合成后发送到D/A转换模块9，每 个天波发生模块2和地波发生模块3都由以下单元组成频率合成模块4，按原子钟11提供的基准正弦波信号合成两路信号，一 路为载波时钟频率，传输到载波发生模块5和调制模块7，另一路为伪码时钟 频率，传输到伪码发生模块6;载波发生模块5，接收来自频率合成模块4的载波时钟频率，按时钟频率 控制正弦査找表提取出对应载波信号的幅值后，产生载波信号并将该信号传 输到调制模块7;伪码发生模块6，接收来自频率合成模块4的伪码时钟频率，按伪码时钟 频率产生伪码序列，并将该伪码序列传输出至调制模块7;调制模块7，根据来自频率合成模块4的载波时钟频率，对来自载波发生 模块5的载波信号和伪码发生模块6的伪码序列进行模二加处理，生成最终 已调制信号，并将该信号传输至信号合成模块8进行信号合成。有益效果本发明采用数字化实现信号合成器，由FPGA芯片作为合成 器的信号产生部分，通过编程实现频率合成模块、载波发生模块、伪码发生 模块和调制模块的功能，与模拟实现的信号合成器相比具有传输过程的信号 容易分离，抵抗外界干扰噪声能力较强，体积较小，参数修改简便的特点。
图1是本发明的整体结构示意图；图2是FPGA芯片1的结构示意图。
具体实施方式
具体实施方式
一参见图l、图2，本实施方式由FPGA芯片1、 D/A转 换模块9、单片机10、原子钟11和天线12组成，FPGA芯片1根据原子钟11提供的基准正弦波信号将内部信号合成后由D/A转换器9将数字信号转换 成模拟信号后通过天线12发送，单片机10控制D/A转换器9的信号转换动 作和FPGA芯片1的多路信号的开/关，FPGA芯片1可采用Stmtix芯片，原 子钟11可采用铯原子钟，D/A转换器9可采用DAC904E芯片；FPGA芯片1由三个天波发生模块2、三个地波发生模块3、信号合成模 块8和延时模块13组成，三个天波发生模块2和三个地波发生模块3都将信 号发送到延时模块13，延时模块13接收到的信号是地波信号与天波信号的混 合信号，天波信号比地波信号延迟了 60~200pS，天波信号的相位可以以地波 信号相位为基准，在地波信号相位的基础上延迟，然后将每路信号都传输到 信号合成模块8，信号合成模块8将各路信号合成后发送到D/A转换模块9， 每个天波发生模块2和地波发生模块3都由以下单元组成-频率合成模块4，可采用DDS(Digital Direct Frequency Synthesis),它是一 种全数字化的频率合成方法，主要由频率寄存器、相位累加器、波形ROM组 成，在系统时钟一定的情况下，输出频率取决于频率寄存器的中的频率字， 相位累加器的字长决定了分辨率，DDS按原子钟11提供的基准正弦波信号合 成两路信号， 一路为载波时钟频率，传输到载波发生模块5和调制模块7，另 一路为伪码时钟频率，传输到伪码发生模块6;载波发生模块5，接收来自频率合成模块4的载波时钟频率，按时钟频率 控制正弦查找表提取出对应载波信号的幅值后，产生载波信号并将该信号传 输到调制模块7;伪码发生模块6，采用移位寄存器74195级联而成，每个74195中有四个 移位寄存器，m序列为12级，因此需要12个移位寄存器，3个74195正好可 以满足生成序列的寄存器个数，伪码发生模块6接收来自频率合成模块4的 伪码时钟频率，按伪码时钟频率产生伪码序列，并将该伪码序列传输出至调 制模块7;调制模块7，采用了二进制相移键控(BPSK)数据调制方式，通过改变 正弦波的符号位来改变正弦波的0 180度相位变化，根据来自频率合成模块4 的载波时钟频率，对来自载波发生模块5的载波信号和伪码发生模块6的伪 码序列进行模二加处理，生成最终已调制信号，并将该信号传输至信号合成模块8进行信号合成。DDS的频率控制字设计为32位，相位控制字取10位，其频率分辨率为 /时钟/232松，频率控制字和相位控制字的初始值可以由单片机10改变，由于 FPGA芯片1内部的ROM存储空间有限，利用存储的正弦波在四个象限的对 称性，波形存储ROM中只需保存第一象限即1/4周期的正弦波，并在产生正 弦波时增加一个象限判决器，其采样点数为8位二进制数共256个点，则一 个周期的正弦波采样点数为1024个点；正弦波的幅度量化位数由信号的强度 决定，天波信号比地波信号强，天波取11位，地波取6位；累加器将频率控 制字累加结果取高10位，其中高2位即可确定正弦波的象限，其余低位为正 弦波的地址；当高2位为"00"时，则信号位于第一象限，此时输出信号的 符号位为0，地址直接送入正弦波存储ROM表中按顺序査找；当高2位为"Ol" 时，则信号位于第二象限与第一象限偶对称，此时输出信号的符号位为0，地 址取反后在正弦波存储ROM表中顺序査找；当高2位为"10"时，则信号位 于第三象限与第二象限奇对称，此时输出信号的符号位为1，地址直接送入正 弦波存储ROM中按顺序査找；当高2位为"11"时，则信号位于第二象限与 第三象限偶对称，此时输出信号的符号位为1，地址取反后在正弦波存储ROM 表中顺序査找；这样就可以产生完整的正弦波，将正弦波存储ROM表中的表 格文件改为11位即可产生天波。FPGA^片1对扩频信号处理模块具有多通 道并行工作处理能力， 一个通道产生一个导航台的扩频信号，每一通道都有自己的伪码发生器，每个天波发生模块2和地波发生模块3共六个通道均采 用12级4095位的m序列，其本原多项式为/W = ;c11+1 ，初始值为全"1";伪码发生模块6采用移位寄存器74195级联而成，每个74195中有四 个移位寄存器，m序列为12级，因此需要12个移位寄存器，3个74195正好 可以满足生成序列的寄存器个数；根据12级m序列的本原多项式从第l、 4、 6和12个移位寄存器输出端处引出将信号模二加后送入第一个移位寄存器的 输入端从而可以移位产生12级m序列。确定载波的符号位在正弦波的一个周 期内改变一次，因此用载波的符号位作为载波时钟；调制模块7采用了二进 制相移键控(BPSK)数据调制方式，可以通过改变正弦波的符号位来改变正 弦波的0 180度相位变化；正弦波的符号位由伪码决定，伪码是'0，时正弦波相位保持不变，伪码是'r时正弦波相位翻转，一、二象限的符号位变为 'r，三、四象限的符号位变为'o，，即将载波的符号位与伪码相异或作为 调制后的最高位，其它位保持不变即可完成数据的调制过程；预先设置N个由D触发器组成的移位寄存器，输入端输入需延迟的信号，因为每个D触发 器在来一个时钟后才会改变状态，将前一个D触发器的输出保存，所以延迟 环节最多能延迟N个时钟周期，选用伪码时钟作为延迟时钟；单片机10发出 延时钟数m， FPGA芯片1接收到后可以选择从第m个D触发器的输出端做 为输出信号，该信号较输入的信号d延迟了m个码周期，从而实现延迟的效 果。载波信号与伪随机序列的调制完毕结果是有符号数，D/A转换器9的输 入是无符号数，因此在将数据输入至D/A转换器9之前应将有符号数转换为 无符号数，具体转换方法为正数加上一个偏移量(偏移量为无符号数满量 程的一半减1)，负数每一位依次取反即可；系统信号是由这三路地波信号和 三路天波信号共六路信号线性叠加的，因此可以利用全加器将这些信号相加 生成合成后的信号；FPGA芯片1中提供的宏功能中包含了多路全加器，在一 个周期内可将最多256个16位数值相加；由于地波为6位，天波为11位， 因此先将地波也改为ll位，高5位为0，叠加的结果为14位数，正好可以满 足14位D/A转换器9的输入要求；D/A转换器9采用的DAC904E是高速的 数字模拟转换器，其最高转换速率可以达到165MSPS,输入数据格式是无符 号数，输入有效位数是14位，谐波失真小于-75dB，并具有良好的动态性能， 能够满足系统中地波与天波的动态范围，并可以兼容3.3V和5伏CMOS电平， 与FPGA芯片1的I/0管脚能够直接连接，其内部参考电平为1.24V,亦可通 过将管脚INT/EXT电平置低通过管脚REFIN由外部输入参考电平，外部输入 参考电平的范围是0.1V-1.25伏；最后利用FPGA芯片1内部时钟控制将多路 全加器的输出到D/A转换器9后就可以产生合成的天地波信号。
权利要求
1、数字天地波信号合成器，它由FPGA芯片(1)、D/A转换模块(9)、单片机(10)、原子钟(11)和天线(12)组成，FPGA芯片(1)根据原子钟(11)提供的基准正弦波信号将内部信号合成后由D/A转换模块(9)将数字信号转换成模拟信号后通过天线(12)发送，单片机(10)控制D/A转换模块(9)的信号转换动作和FPGA芯片(1)的多路信号的开/关；其特征在于所述FPGA芯片(1)由三个天波发生模块(2)、三个地波发生模块(3)、信号合成模块(8)和延时模块(13)组成，三个天波发生模块(2)和三个地波发生模块(3)都将信号发送到延时模块(13)，延时模块(13)使天波发生模块(2)产生的信号以地波发生模块(3)产生的信号的相位为基准产生延迟，然后将每路信号都传输到信号合成模块(8)，信号合成模块(8)将各路信号合成后发送到D/A转换模块(9)，所述每个天波发生模块(2)和地波发生模块(3)都由以下单元组成频率合成模块(4)，按原子钟(11)提供的基准正弦波信号合成两路信号，一路为载波时钟频率，传输到载波发生模块(5)和调制模块(7)，另一路为伪码时钟频率，传输到伪码发生模块(6)；载波发生模块(5)，接收来自频率合成模块(4)的载波时钟频率，按时钟频率控制正弦查找表提取出对应载波信号的幅值后，产生载波信号并将该信号传输到调制模块(7)；伪码发生模块(6)，接收来自频率合成模块(4)的伪码时钟频率，按伪码时钟频率产生伪码序列，并将该伪码序列传输出至调制模块(7)；调制模块(7)，根据来自频率合成模块(4)的载波时钟频率，对来自载波发生模块(5)的载波信号和伪码发生模块(6)的伪码序列进行模二加处理，生成最终已调制信号，并将该信号传输至信号合成模块(8)进行信号合成。
全文摘要
数字天地波信号合成器，涉及一种无线电导航系统的天地波信号合成装置，以解决模拟元件实现信号合成器存在的在传输过程中和叠加的噪声较难分离、噪声会随着信号被传输、放大、严重影响信号合成效果的问题。本发明的频率合成模块按基准正弦波信号合成一路载波时钟频率和一路伪码时钟频率；载波发生模块接收来自频率合成模块的载波时钟频率，提取出对应载波信号的幅值后，产生载波信号并将该信号传输到调制模块；伪码发生模块接收来自频率合成模块的伪码时钟频率，将产生的伪码序列传输出至调制模块；调制模块根据来自频率合成模块的载波时钟频率，对载波信号和伪码序列进行模二加处理，将生成的调制信号传输至信号合成模块进行信号合成。
文档编号G01S5/02GK101226234SQ20081006397
公开日2008年7月23日 申请日期2008年2月1日 优先权日2008年2月1日
发明者徐定杰, 锋 沈, 伟 王, 冰 薛, 郝燕玲, 韦金辰, 平 黄 申请人:哈尔滨工程大学