专利名称：嵌入式边界扫描技术验证平台的制作方法
技术领域：
本发明属于集成电路设计及嵌入式测试技术领域，特别涉及边界扫描技术。
背景技术：
随着越来越多的领域使用软件和微处理器控制各种嵌入式设备，对日益复杂的系统进行快速有效的测试愈加显得重要。为了降低保障费用，测试系统必须实施集中管理、统一协调，借助嵌入式诊断数据提高测试质量，走体系化、标准化的发展道路。随着技术的进步和系统的复杂度越来越高，可靠性、维修性和综合保障工作成为研制工程的重要组成部分。
边界扫描技术依据的是IEEE std 1149. l标准(IEEE Standard TestAccess Port and Boundary-Scan Architecture,艮卩测试访问端口禾口边界扫描结构)，有时把IEEE std 1149. 1标准就称为JTAG。该标准是由北美和欧洲的几家公司组成的联合测试行动小组(JTAG)在20世纪80年代开发的。它可以在多个层次进行测试、器件编程和调试，在电子设计得到广泛应用。国外ASSET， CORELIS， JTAG Tech.等公司都有边界扫描技术测试产品，用于
生产测试自动化，质量管理信息化领域。
模块测试与维护总线(module test and maintenance bus)，艮卩TM总线，也称TM，是随着集成电路的迅速发展而产生的。IEEE在1995年发布了标准1149.5 Module Test and Maintenance Bus Protocol《模块测试与维护总
4线协议》。2005年在等同采用国外标准的基础上编制了国军标GJB 5440，并在2005年由国防科工委发布实施。
TM总线和边界扫描协议都是IEEE 1149系列的测试标准，1149.5(TM总线)侧重于模块测试，是分系统总线；1149.1 (测试访问端口和边界扫描结构)侧重于边界扫描和芯片级测试。1149. 1作为TM的一种端口，在标准里有详细的使用方法。
TM和边界扫描技术能够将从飞机(航电系统、传动装置等)搜集的数据传送到预测和诊断系统中，用于电子设备自检测。从后勤保障角度出发,嵌入式边界扫描技术验证平台为工厂、大修基地、中继级和基层级维修架起桥梁，实现数据共享。
由于功能模块的设计的多样性，现有技术中没有对各种功能模块进行测试的通用测试设备，当功能模块设计发生变化时，需要专门研制相应的测试设备进行测试，这增加的测试的工作量和复杂度。
发明内容
本发明的目的在于，提供一种嵌入式边界扫描技术验证平台，以解决带JTAG端口的器件互连，检测焊接缺陷，对离散信号和JTAG器件进行状态采样，故障分析诊断等问题，以提高机载产品设计水平。
本发明采用如下技术方案-
一种嵌入式边界扫描技术验证平台，包括通过TM总线相连接的多个嵌入式模块测试与维护总线接口单元和JTAG链路接口，所述多个嵌入式模块测试与维护总线接口单元设有JTAG接口 ，所述JTAG接口与所述JTAG链路接口相连接，所述嵌入式模块测试与维护总线接口单元之间采用主从通讯规约。
作为本发明的一种改进，还包括总线监控器，所述多个嵌入式模块测 试与维护总线接口单元与所述总线监控器相连接。作为本发明的又一改进， 所述多个嵌入式模块测试与维护总线接口单元中包括主模块和从模块，所 述主模块和从模块的逻辑处理部分位于同一个芯片中，所述从模块通过输 入的模块标识符来区分。
作为本发明的再一改进，所述多个嵌入式模块测试与维护总线接口单
元中的一个为备份主模块，当主模块出现故障时，该备份主模块的主模块 功能启动时，替代出现故障的主模块。
作为本发明的一种优选方式，所述嵌入式模块测试与维护总线接口单 元的数量为3个，分别为主模块、备份主模块和从模块，所述主模块、备
份主模块和从模块均设有RS232接口 。
作为本发明的再一改进，所述主模块包括微处理器与微处理器通讯连 接的内部寄存器组、发送FIFO缓冲器和接收FIFO缓冲器，与所述内部寄 存器组、发送FIFO缓冲器和接收FIFO缓冲器通讯连接的包控制状态机， 连接于所述包控制状态机与TM总线之间的发送器、冲突检测模块和接收器， 所述发送器、冲突检测模块和接收器与TM总线中对应的信号线相连接。
作为本发明的再一改进，所述从模块包括微处理器与微处理器通讯连 接的内部寄存器组、发送FIFO缓冲器和接收FIFO缓冲器，与所述内部寄 存器组、发送FIFO缓冲器和接收FIFO缓冲器通讯连接的包控制状态机， 连接于所述包控制状态机与TM总线之间的发送器、冲突检测模块和接收器， 所述发送器、冲突检测模块和接收器与TM总线中对应的信号线相连接，所 述微处理器上还连接有边界扫描接口 、输入离散量端口和输出离散量端口 。本发明把实现内置自测试和功能电路分开，能很好得在正常工作前， 检测出连线和焊接故障，在工作过程进行状态监控和故障定位。
本发明作为外置的自动测试设备(ATE)既可以满足模块在生产调试中 的需要，又可以满足使用中的现场维护的需要。ATE可以识别不同的从模块， 完成测试和维护。因此，就可以大批量地生产一种"万能ATE"，通过测 试向量的在线加载，对各种不同设备进行测试和维护。
图1为嵌入式边界扫描技术验证平台结构示意图。
图2为本发明嵌入式边界扫描技术验证平台使用时的连接示意图。
图3为主模块结构示意图。
图4为从模块结构示意图。
具体实施例方式
如图1所示， 一种嵌入式边界扫描技术验证平台，包括通过TM总线相连 接的多个嵌入式模块测试与维护总线接口单元(bus interface unit,简称 BIU)和JTAG链路接口，所述多个嵌入式模块测试与维护总线接口单元设有 JTAG接口 ，所述JTAG接口与所述JTAG链路接口相连接。
其中，还包括总线监控器，所述多个嵌入式模块测试与维护总线接口 单元与所述总线监控器相连接。
其中，所述TM总线是具有多站点拓扑结构的串行背板总线，由下表中 四根必需的信号线和一根可选的信号线组成信号名I/O说明
MCLK输入TM总线时钟
MCTL输入/输出TM总线控制
画D输入/输出TM总线主模块数据
MSD输入/输出TM总线从模块数据
MPR输入/输出TM总线暂停(可选)
其中，所述BIU之间采用主从通讯规约。任意时刻只有一个BIU取得 主控权，取得控制权的BIU为主模块，其余的BIU为从模块，从模块通过 TM总线把测试信息传送到主模块，主模块可以通过与串口与上位机通讯。 所述嵌入式边界扫描技术验证平台与上位机之间采用RS232全双工异步通 信接口连接。
上述嵌入式边界扫描技术验证平台工作程如下-
如图2所示，将被测端的被测模块与嵌入式边界扫描技术验证平台的所 述JTAG链路接口相连接，并将所述嵌入式边界扫描技术验证平台与上位机 相连接。在嵌入式边界扫描技术验证平台运行片上嵌入式软件，在上位机 和嵌入式边界扫描技术验证平台上运行通讯协议软件。
其中，测试矢量生成软件是根据带边界扫描端口的器件的BSDL (Boundary Scan Description)文件和电路连接关系产生的一系列代码。 片上嵌入式软件把这些代码写到从模块的边界扫描测试访问端口，对被测 模块进行测试，返回的数据经过从模块并通过TM总线传输至主板块，由主 模块收集返回的数据和预想值进行相比较，得到故障情况，传送到上位机， 上位机配合应用软件直观显示工作状态。本发明与单纯完成FLASH数据加载发明专利不同的是，这里定义了数据传送格式，数据和测试结果都按照特 定的数据格式传送，遵守上位机与验证平台之间的通讯协议软件中的协议。 其中，从模块通过输入的模块标识符来区分。所述总线监控器定时监
控TM总线上的活动，当发出"主"信号时，对应的BIU作为当前主模块工 作，当发出"从"信号时，对应的BIU作为当前从模块工作。当系统对可 靠性要求比较高的情况下，有可能需要主模块具有冗余功能，这样就可以 在主模块发生故障时，把TM的主控权转移到另外一个BIU上。即BIU中的 一个为备份主模块，当主模块未出现故障时，该备份主模块的主模块功能 未启动。当主模块出现故障时，该备份主模块的主模块功能启动，替代出 现故障的主模块。数据分析由主模块上的微处理器完成。
理论上TM总线上可以挂250个BIU，本发明优选设有3个BIU。 3个 BIU分别为主模块、备份主模块和从模块。备份主模块在主模块功能没有启 动时，作为从模块工作。该3个BIU上分别有一路RS232接口，用于与上 位机通讯和编程FLASH,对可编程芯片的编程下载。
如图3所示，所述主模块包括微处理器与微处理器通讯连接的内部 寄存器组、发送FIFO (先入先出)缓冲器和接收FIFO缓冲器，与所述内部 寄存器组、发送FIFO缓冲器和接收FIFO缓冲器通讯连接的包控制状态机， 连接于所述包控制状态机与TM总线之间的发送器、冲突检测模块和接收器， 所述发送器、冲突检测模块和接收器与TM总线中对应的信号线相连接。其 中，所述发送器用于将并行信号转换成串行信号，所述接收器用于将串行 信号转换成并行信号。
其中，所述内部寄存器组包括启动寄存器、中断寄存器、发送状态寄存器、接收状态寄存器、长度包寄存器、主从使能寄存器等，分别对应用于寄存 启动、中断、发送状态、状态、长度包信息、主从使能信息等内容。
所述主模块的协议芯片采用自顶向下的设计思想，即首先在消化IEEE 1149.5协议的基础上，划分各个子模块的接口和功能，进行独立的逻辑设 计，最后把所有子模块连起来进行综合仿真，布局布线。
所述主模块实现的功能为-
1、 检测出总线上是否有丽D、 MCTL冲突，若有则退出，以确保总线上 只有一个主模块；
2、 保证消息序列的正常启动，控制消息的结束；
3、 正确接收从模块的中断信号；
4、 把MSD信号转化成并行数据传送至上位机，以做进一步分析。 所述主模块的具体工作过程是所述微处理器把需要测试的消息按一
定的顺序写到发送FIFO缓冲器中，启动消息处理和传送，所述包控制状态 机控制所述发送器把并行的16位数据转换成串行17位数据发送到TM总线 上的MMD信号线，同时驱动MCTL;所述接收器接收TM总线的MSD和MPR信 号，所述包控制状态机在消息结束时，或出现MSD中断或者其他错误情况 时发出中断，所述微处理器通过访问接收FIFO缓冲器和内部寄存器组来控 制和读取测试结果。
所述从模块的功能划分与主模块类似，即所述从模块和主模块上的微 处理器运行的嵌入式程序分别对应为主模块程序和从模块程序。在所述主 模块的基础上增加了边界扫描接口和输入、输出离散量端口，这三种接口 涵盖了大部分接口类型。所述从模块结构如图4所示。具体而言，所述从模块包括微处理器与微处理器通讯连接的内部寄
存器组、发送FIFO缓冲器和接收FIFO缓冲器，与所述内部寄存器组、发 送FIFO缓冲器和接收FIFO缓冲器通讯连接的包控制状态机，连接于所述 包控制状态机与TM总线之间的发送器、冲突检测模块和接收器，所述发送 器、冲突检测模块和接收器与TM总线中对应的信号线相连接，所述微处理 器上还连接有边界扫描接口、输入离散量端口和输出离散量端口。 所述从模块完成的功能有
1. 接受总线上的数据，并能向TM总线的MSD以及MPR信号线上发送 <曰息；
2. 处理主模块发送给从模块的命令信息；
3. 根据具体的情况产生中断申请；
4. 在未准备好发送数据时，能产生暂停申请信号；
5. 检测所在背板的电子系统是否工作正常。
从模块的具体工作过程是所述从模块监视TM总线上的MCTL和麗D 信号， 一旦发现启动信号，接收TM总线上的腿D信号，由微处理器判断消 息类型并做出响应；并将从模块的状态记录到所述内部寄存器组中；当来 不及处理数据时，从模块发出MPR;当从模块发生需要中断的情况时，通过 MSD发出信号。
权利要求
1、一种嵌入式边界扫描技术验证平台，其特征在于包括通过TM总线相连接的多个嵌入式模块测试与维护总线接口单元和JTAG链路接口，所述多个嵌入式模块测试与维护总线接口单元设有JTAG接口，所述JTAG接口与所述JTAG链路接口相连接，所述嵌入式模块测试与维护总线接口单元之间采用主从通讯规约。
2、 根据权利要求l所述的嵌入式边界扫描技术验证平台，其特征在于-还包括总线监控器，所述多个嵌入式模块测试与维护总线接口单元与所述 总线监控器相连接。
3、 根据权利要求2所述的嵌入式边界扫描技术验证平台，其特征在于 所述多个嵌入式模块测试与维护总线接口单元中包括主模块和从模块，所述主模块和从模块的逻辑处理部分位于同一个芯片中，所述从模块 通过输入的模块标识符来区分。
4、 根据权利要求3所述的嵌入式边界扫描技术验证平台，其特征在于所述多个嵌入式模块测试与维护总线接口单元中的一个为备份主模 块，当主模块未出现故障时，该备份主模块为从模块，当主模块出现故障 时，该备份主模块的主模块功能启动，替代出现故障的主模块。
5、根据权利要求4所述的嵌入式边界扫描技术验证平台，其特征在于-所述嵌入式模块测试与维护总线接口单元的数量为3个，分别为主模 块、备份主模块和从模块，所述主模块、备份主模块和从模块均设有RS232 接口。
6、根据权利要求5所述的嵌入式边界扫描技术验证平台，其特征在于所述主模块包括微处理器与微处理器通讯连接的内部寄存器组、发送FIFO缓冲器和接收FIFO缓冲器，与所述内部寄存器组、发送FIFO缓冲器和接 收FIFO缓冲器通讯连接的包控制状态机，连接于所述包控制状态机与TM总线之间的发送器、冲突检测模块和接收器，所述发送器、冲突检测模块和接收器与TM总线中对应的信号线相连接。
7、 根据权利要求6所述的嵌入式边界扫描技术验证平台，其特征在于: 所述内部寄存器组包括启动寄存器、中断寄存器、发送状态寄存器、接收 状态寄存器、长度包寄存器、主从使能寄存器等，分别对应用于寄存启动、 中断、发送状态、状态、长度包信息、主从使能信息内容。
8、 根据权利要求6或7所述的嵌入式边界扫描技术验证平台，其特征 在于所述从模块包括微处理器与微处理器通讯连接的内部寄存器组、发 送FIFO缓冲器和接收FIFO缓冲器，与所述内部寄存器组、发送FIF0缓冲 器和接收FIFO缓冲器通讯连接的包控制状态机，连接于所述包控制状态机 与TM总线之间的发送器、冲突检测模块和接收器，所述发送器、冲突检测 模块和接收器与TM总线中对应的信号线相连接，所述微处理器上还连接有 边界扫描接口、输入离散量端口和输出离散量端口。
9、 根据权利要求8所述的嵌入式边界扫描技术验证平台，其特征在于 所述内部寄存器组包括启动寄存器、中断寄存器、发送状态寄存器、接收 状态寄存器、长度包寄存器、主从使能寄存器，分别对应用于寄存启动、 中断、发送状态、状态、长度包信息、主从使能信息内容。
全文摘要
一种嵌入式边界扫描技术验证平台，包括通过TM总线相连接的多个嵌入式模块测试与维护总线接口单元和JTAG链路接口，所述嵌入式模块测试与维护总线接口单元设有JTAG接口，所述JTAG接口与所述JTAG链路接口相连接，所述嵌入式模块测试与维护总线接口单元之间采用主从通讯规约。作为本发明的一种改进，还包括总线监控器，所述多个嵌入式模块测试与维护总线接口单元与所述总线监控器相连接。本发明把实现内置自测试和功能电路分开，能很好得在正常工作前，检测出连线和焊接故障，在工作过程进行状态监控和故障定位，其既可以满足模块在生产调试中的需要，又可以满足使用中的现场维护的需要。
文档编号G01R31/3185GK101458304SQ20081020792
公开日2009年6月17日 申请日期2008年12月26日 优先权日2008年12月26日
发明者梅 周, 张益萍, 李修杰, 章宇东 申请人:中国航空无线电电子研究所