专利名称：电路板的电源噪声分析装置、方法以及程序的制作方法
技术领域：
本发明涉及电源噪声分析技术，尤其涉及非常适于分析电路板电源噪 声的方法、装置以及程序。
背景技术：
在被安装到电路板上的LSI (Large Integrated Circit，大规模集成电 路)等半导体部件中，随着信号的高速化和电源的低电压化，电源噪声会
影响到电路的稳定动作以及质量。被称作电源完整性(PI)的电源噪声的 抑制是在电路设计中不可或缺的。
在电路板(也称作"印刷基板"或"印刷电路板")的设计阶段等 中，提出了各种抑制和/或分析电源噪声的方法。例如，在专利文献l中， 作为用于在基板制造前的制作基板布图的过程中或者制作布图之后评价是 否设计出了可抑制电源电压波动并防止由于电源供应系统电路谐振而引起 的不必要的电磁辐射的印刷电路板的方法，公开了一种印刷电路基本特性 评价方法，其包括以下步骤计算从要安装在印刷电路基板上的各有源元 件的电源端子连接位置观看的基板内的电源供应系统电路的阻抗特性；计 算从电源端子连接位置到连接在离其最近的位置处的电容元件为止的阻抗 特性；通过对所述电源供应系统电路的阻抗特性和到所述电容元件为止的 阻抗特性的大小、相位、实部、虚部中任一项进行比较来判断在所述电源 供应系统电路内是否会发生谐振。
所述方法虽然从电源-GND设计信息中提取阻抗，计算基板的谐振， 并检验设计的稳妥性，但并没有考虑LSI的特性等来分析电源噪声。艮口， 并不是对从LSI传播到印刷电路基板的电源噪声进行分析的方法。
作为考虑了从LSI传播到基板上的电源噪声的方法，例如在专利文献 2中公开了一种电源噪声分析方法，该电源噪声分析方法可在印刷基板的设计阶段，考虑印刷基板的影响来分析半导体集成电路内部的电源噪声， 并分析从半导体集成电路产生的印刷基板上的电源噪声，该方法包括以下 步骤将半导体集成电路划分成多个第一单位区域，用简化了电源配线、 电路以及电路的电流消耗的电源网、容量以及电流源表示每个第一单位区 域，并通过汇总所述多个第一单位区域的所述电源网、容量以及电流源来 求出所述半导体集成电路的整体模型，将安装所述半导体集成电路的印刷 基板划分成多个第二单位区域，用电源网和容量来表示每个第二单位区域 中的电源层，并通过汇总所述多个第二单位区域的所述电源网来求出所述 印刷基板的整体模型，并且结合所述半导体集成电路的整体模型以及所述 印刷基板的整体模型来求解电路方程式。
根据上述电源噪声分析方法，通过结合半导体集成电路的电源噪声分 析用模型和印刷基板的电源噪声分析用模型来分析电源，对于所关注的半 导体集成电路，能够考虑印刷基板上的其他半导体集成电路所产生的电源 噪声的影响，并且能够对从半导体集成电路产生并在印刷基板上传播的电 源噪声进行分析。
专利文献1:日本专利文献特开2005-251223号公报； 专利文献2:日本专利文献特开2005-31850号公报。 下面，对本发明的相关技术进行分析。
在相关技术(例如，专利文献1等)中，仅依据印刷基板或旁路电容 器的特性，并没有考虑构成噪声源的LSI的举动。结果，即使原本由LSI 产生的噪声量很小，也照样采取抗电源噪声措施，从而有时会导致质量过 高、即成本上升。
半导体器件的高速化会增加电源噪声，而低电压化会降低电源噪声耐 受量，因此使印刷基板的设计变得困难。
如上所述，虽然在印刷基板中抑制电源噪声是不可或缺的，但还没有 一种准确分析电源噪声的明确的方法。
专利文献2中的方法尽管能够考虑印刷基板上的其他半导体集成电路 所产生的电源噪声并能够对从半导体集成电路产生并在印刷基板上传播的 电源噪声进行分析，但该方法是结合所述半导体集成电路的整体模型以及所述印刷基板的整体模型来求解电路方程式的方法，与后述的本发明完全 不同。
因此，本发明的目的在于，提供一种分析电路板的电源噪声并可使电 子电路稳定动作的方法、装置以及程序。
发明内容
根据本发明，可提供在电路板上基于印刷基板的电源-GND (地)之 间的特性阻抗以及LSI的电源-GND的输入阻抗来预测电源噪声量并由此 预测使电路能够稳定动作的噪声量的方法、系统以及程序。在本发明中， 在求LSI的电源-GND之间的输入阻抗时，根据LSI的输出信号条数(同 时动作的数目)和其驱动能力来求出LSI的电源-GND之间的输入阻抗。
发明效果
根据本发明，通过求出半导体器件的电源-GND之间的阻抗并分析电 路板的电源噪声，可使电路稳定动作。
图1是用于说明本发明一个实施例的处理顺序的图2 (A)和图2 (B)是用于说明电路板(印刷基板)的结构例的
图3 (A) 图3 (C)是用于说明电源-GND平面的模型的图4 (A)和图4 (B)是示出电源-GND的阻抗特性的图5 (A)和图5 (B)是示出电容器的等效电路和阻抗特性的图6 (A)和图6 (B)是示出在电路板上配置了电容器的阻抗特性的
图7是示出印刷基板的模型的图8是用于说明本发明一个实施例中的电源噪声分析的图9是用于说明本发明一个实施例中的电源噪声分析的具体例的图IO是用于说明本发明第二实施例的处理顺序的图ll是用于说明本发明的第二实施例的图；图12 (A)和图12 (B)是用于说明本发明的第二实施例的图； 图13 (A) 图13 (C)是用于说明CMOS输出缓冲器的图； 图14是用于说明导出CMOS输出缓冲器的输出阻抗的图； 图15是用于说明本发明第二实施例的处理顺序的图； 图16是用于说明本发明的第二实施例的图。
具体实施例方式
本发明基于地间的阻抗特性、和要被安装到电路板上的半导体器件 (LSI)的电源-GND (地)间的阻抗特性，来计算所述半导体器件 (LSI)中的电源噪声的反射电压，并分析电路板的电源噪声。在本发明 中，基于所述半导体器件(LSI)中的反射电压来求出从半导体器件 (LSI)流向电路板的电源噪声，并基于叠加原理，针对要被安装到电路 板上的多个半导体器件(LSI)求出从半导体器件(LSI)流向电路板的电 源噪声的和，由此计算电路板的整个基板上的电源噪声。
在本发明的一个方式中，基于半导体器件(LSI)的输出信号条数和 其驱动能力来求出所述半导体器件的电源-GND之间的输入阻抗。
在本发明中，参考要被安装到电路板上的半导体器件(LSI)的设计 信息，并基于半导体器件(LSI)中的输出缓冲器数目和输出缓冲器的输 出阻抗、半导体器件端子部分和半导体器件封装部分以及芯片端子部分中 各部分的电源-GND的特性阻抗以及信号的特性阻抗、与所述半导体器件 输出端子连接的配线的特性阻抗、输出信号的阻尼电阻，来求出半导体器 件(LSI)的电源-GND之间的输入阻抗。
在本发明中，假设
半导体器件(LSI)的输出缓冲器数目为n、
半导体器件(LSI)的输出缓冲器的输出阻抗为Rout、
半导体器件(LSI)端子部分的电源/地的特性阻抗为Zvterm、信号的
特性阻抗为Zsterm、
半导体器件(LSI)封装部分的电源/地的特性阻抗为Zvpkg、信号的
特性阻抗为Zspkg、芯片的端子部分的电源/地的特性阻抗为Zvbump、信号的特性阻抗为 Zsbump、
与半导体器件(LSI)的输出缓冲器的端子连接的配线图案的特性阻
抗为Z0，并且
如果在配线图案上安装了阻尼电阻则其将电阻值设为Rs，
此时，通过下式来计算半导体器件(LSI)的电源-GND之间的输入阻
抗Zlsi。
Zlsi = Zvterm + Zvpkg + Zvbump + { Rout + Zsbump + Zspkg + Zsterm + Rs + Z0 } / n
在本发明中，假设
半导体器件(LSD的输出缓冲器的输出阻抗为Rout、
与半导体器件(LSI)的输出缓冲器的端子连接的配线图案的特性阻
抗为Z0，并且
如果在配线图案上安装了阻尼电阻则将其电阻值设为Rs，
此时，也可以通过下式来计算半导体器件(LSI)的电源-GND之间的
输入阻抗Zlsi。
<formula>formula see original document page 17</formula>本发明可以构成为参考向电路板安装的半导体器件(LSI)的设计
信息，并基于半导体器件(LSI)的内部栅极(gate)数目和输出阻抗、半 导体器件(LSI)端子和封装端子以及芯片端子各部分的电源-GND的特性 阻抗、以及芯片内配线的特性阻抗，来求出半导体器件(LSI)的电源-GND之间的输入阻抗。在本发明中，假设半导体器件(LSI)内部的栅极 数目为n、输出阻抗为Rout;半导体器件(LSI)端子部分、封装部分、 芯片端子各部分的电源-GND的特性阻抗分别为Zvterm、 Zvpkg 、 Zvbump;芯片内配线的特性阻抗为Zschip，此时可通过下式来求出半导体 器件(LSI)的电源-GND之间的输入阻抗Zlsi。
Zlsi = Zvterm + Zvpkg + Zvbump + { Rout + Zschip } / n在本发明中，基于半导体器件(LSI)中的反射电压来计算从所述半 导体器件(LSI)流入电路板的电源噪声，并基于叠加原理，针对要被安
装到电路板上的多个半导体器件(LSI)，求出从半导体器件(LSI)流入
电路板的电源噪声之和，由此计算电路板的整个基板上的电源噪声。
在本发明中，可以对半导体器件(LSI)的电源噪声量与预先设定的 电源噪声耐受量进行比较来检验设计的稳妥性。
在本发明中，采用以二维传输线路对电路板的电源层建模而得的基板 模型。
本发明也可以构成为从登记有部件的阻抗特性的模型的数据库中获
取要被安装到电路板上的所述部件的阻抗特性的模型，使用要被安装到电 路板上的所述部件的阻抗特性的模型来构成用于分析电路板的电源噪声的 模型。
在本发明中，关于电源噪声，采用认为所述电源噪声是由半导体器件
(LSI)的开关动作引起的模型。
在本发明中，从电路板的设计信息中提取电源信息、地信息、以及连
接在所述电源和地上的至少包括电容器以及半导体器件(LSI)的部件， 将所抽取的部件的阻抗特性的模型连接到与电路板相关的基板模型的
安装位置处来创建电源噪声的分析模型，
关于所述电源噪声的分析模型，计算从半导体器件(LSI)流入电路
板的电源噪声的传播，并基于安装在电路板上的多个所述半导体器件各自
的电源噪声来分析电源噪声在电路板上传播的举动。
在本发明中，假定有n个(n为预定的正整数)半导体器件(LSI)要
被安装到电路板上，并将电源噪声看作由半导体器件(LSI)的开关动作
引起的噪声，并且
关于第i个(其中，i=l n)半导体器件(LSI)，
设输入阻抗特性为Zlsi[i]、
设作为从整个电路板上除去所述第i个的所述半导体器件(LSI)之后 的特性的、从第i个半导体器件(LSI)要被安装的位置观看的反射阻抗特 性为Zll[i]，并且在向所述第i个半导体器件(LSI)的电路板上的安装位置施加作
为最大电压的电源电压VCC、作为最小电压的VCCXZll[i] / ( Zll[i] + Zlsi[i])，以及
从电路板向第i个半导体器件(LSI)流入有将所述最大电压和所述最 小电压的差作为振幅的噪声Vamp[i] = VCC — VCCXZlsi[i] / ( Zll[i] + Zlsi[i])的条件下，
通过下述的反射公式来求出从第i个半导体器件(LSI)流向电路板的 噪声Vn[i]，
Vn[i] 二 Vamp[i] X ( Zlsi[i] — Zl l[i]) / ( Zlsi[i] + Zl l[i])
并且，关于n个所述半导体器件，求取从半导体器件(LSI)流向电 路板的噪声Vn[i] ( i二l n)之和，由此分析整个电路板的电源噪声。下 面，对实施例进行说明。
图1是用于说明本发明一个实施例的动作原理(结构以及处理流程) 的图。如图1所示构成的系统(电源噪声分析系统)能够通过具有计算装 置、存储装置、输入输出装置并根据需要还具有通信装置等的数据处理装 置来实现。另外，图1中的各步骤也可以通过在数据处理装置上运行的程 序来实现其处理和功能的全部或一部分。
首先，从电路板的设计信息(电子电路设计信息)1提取与电源、地 (GND)相关的设计信息(步骤Sll)。
例如，如图2 (A)所示，电路板在印刷基板10上安装半导体器件 (LSI) ll和电容器(旁路电容器)12等部件。
如图2 (B)所示，多层印刷基板通常具有在两者之间隔着印刷基板 10的绝缘树脂而布置的电源层(电源配线层)21和GND层(GND配线 层)22。通过该层从电源13向LSI 11供电。电子电路设计信息1包括电 路板以及要安装在其上的部件信息、连接信息，该电子电路设计信息1被 存储保持在预定的存储装置(存储区域)内。
在图1的步骤Sll中，从电子电路设计信息1中提取要连接到电源、 GND上的物理信息和电路信息。接着，图3 (A)的电源-GND平面被近似建模成如图3 (B)所示的 传输线路模型、如图3 (C)所示的电阻-电容-电感等的网格构造。图3 (C)是用L (电感)、C (电容)、R (电阻)将图3 (B)的二维传输线 路模型建模的一个示例的示意图。
接着，在图1的步骤S12中，计算电源-GND之间的阻抗特性(Z参 数)。
图4 (A)、图4 (B)示出了根据本实施例的电源-GND间阻抗的计 算示例。图4 (A)是某位置上的反射阻抗(Z11) [Ohm](对数坐标)， 图4 (B)是从某位置到某位置的透过阻抗(Z21) [Ohm](对数坐标)。 横轴为频率(对数坐标)。在图4 (A)、图4 (B)中，"100um ( er =1.1)"中的er是平行板电容器(例如由图3 (A)的电源层21、地层 22的平行板和该电源层21与地层22之间的绝缘体21构成的电容器)中 的绝缘体(电介质)的相对介电常数，100 um (微米)是绝缘体(电介 质)的膜厚。
在图1中的步骤S13中，从电路设计信息1中抽取与电源和地连接的 部件。在步骤S13中抽取的部件是被用作旁路电容器的电容和半导体器件 (LSI)。
如图5 (A)所示，电容器不是纯电容，可用电容(C)、等效串联电 阻(ESR : Equivalent Series Resistance )、等效串联电感(ESL : Equivalent Series inductance)的串联电路来表示。图5 (B)示出了电容器 的阻抗特性(对数坐标)。横轴为频率(对数坐标)。在电容器的模型 中，可采用基于实际测量(LCR表测定值)来计算电源-GND阻抗(Z参 数)的方法，或者测量S参数Sll再将其转换成Z参数来求出阻抗特性。 或者也可以由模拟来求阻抗特性的方法。电容的电源-GND阻抗作为部件 信息预先登记在数据库2中(图1的步骤S20)。
在图1的步骤S14中，从数据库2中读取从电路设计信息1中提取的 部件(部件信息)的阻抗特性，并将所读取的阻抗特性连接至图3 (A) 图3 (C)所示基板模型的安装位置。在步骤S14中，同样从数据 库2中读取有关LSI的特性(阻抗特性)，并将所读取的特性连接到图3(A) 图3 (C)所示的基板模型上。
LSI模型可采用驱动实际器件并基于电源电压和电源电流(VI特性) 来计算LSI的电源-GND阻抗(Z参数)的方法，或者测量回波损耗(S参 数Sll)并将其转换成Z参数来求出阻抗特性的方法。或者，如果有半导 体模型(SPICE模型等)，则通过仿真也可以以同样的方法求出阻抗特 性。将LSI的阻抗特性预先登记在数据库2中(图1的步骤S19)。
图6 (A)和图6 (B)是在电路板(印刷基板)上配置了电容的阻抗 特性(图6 (A)为反射阻抗、图6 (B)为透过阻抗)。图6 (A)和图6
(B) 示出了由于将电容器安装到印刷基板上而基板整体的阻抗特性发生 了变化，并且还示出了即使是同容量的电容如果安装位置改变则特性本身 也会发生变化。在图6 (A)、图6 (B)中，"No Cap"表示没有电容 器。"0.1 UFX4 Downside @50mm"表示将四个电容为0.1 u F (微法)的 电容器彼此间隔50mm配置在焊接面一侧的情况。
接着，在图1的步骤S15中，利用在图1的步骤S12中计算出的电源-GND的阻抗特性(Z参数)以及从数据库2中获取的LSI和电容的阻抗特 性来创建电源噪声的分析模型。更具体地说，例如，如图7所示，在基板 模型(印刷基板的模型)100中，通过将电容器模型102和LSI模型102 连接到安装位置来构成电源噪声的分析模型。
接着，在图1的步骤S16中进行电源噪声的分析。下面，用具体例对 电源噪声分析进行说明。
图8是用于说明本实施例中的电源噪声分析的模式图。如图8所示， 假设有n个LSI要被安装到电路板上，并关注第i (i=l n)个LSI。
设第i个LSI的特性(输入阻抗)为Zlsi[i]。
计算从第i个LSI要被安装的位置观看的反射阻抗特性(Zll)，并将 其设为Zll[i]，该反射阻抗特性(Zll)是从基板整体中除去第i个LSI之 后的特性。
电源噪声是由LSI内部的开关动作(例如，在CMOS LSI等中逻辑 0、 l的开关动作)引起的，因此可以看作是图8中的简单模型。
此时，在第i个LSI和电路板(印刷基板)的边界(安装位置)上，作为最大值的电源电压VCC、以及作为最小值的、将电源电压VCC以
Zll[i]和Zlsi[i]进行分压的电压VCCXZll[i] / ( Zll[i] + Zlsi[i])被施加在 第i个LSI的输入上，将最大值和最小值之差作为振幅的噪声电压从基板 被施加给第i个LSI。
档将该噪声电压的振幅设为Vamp[i]时，可由最大值一最小值给出， 表示为下式(1)。
Vamp[i] 二 VCC — VCC X Zlsi[i] / ( Zl 1 [i] + Zlsi[i] ) ...... (1)
这里，通常阻抗Zll[i]和Zlsi[i]不相等。因此，会产生反射和透过的 影响。
艮P，从第i个半导体器件(LSI)流向电路板的噪声Vn[i]可根据下述 的反射公式(2)求出。
Vn[i] = Vamp[i]X(Zlsi[i] — Zl l[i]) / ( Zlsi[i] + Zll[i]) ...... (2)
该噪声Vn[i]传播至整个基板。通过式(2) ， Vn[i]通常表现为由实部 和虚部构成的复数。
通过计算从第i个LSI至任意LSI的透过阻抗，能够计算从第i个LSI 流向基板的噪声Vn[i]的传播。
并且，对于从第一个LSI至安装在电路板上的n个LSI的所有LSI, 计算出每个LSI的噪声Vn[i] (i = l n)，并基于叠加原理，如下式 (3)所述求取所有噪声之和，由此能够分析整个电路板上的电源噪声传 播举动。
2Vn[i] ...... (3)
接着，预先定义各LSI的电源噪声耐受量，通过对分析出的各LSI的 电源噪声量与电源噪声耐受量进行比较来检验设计是否妥当(图1中的步 骤S17)。根据比较结果，当电源噪声量不恰当时(在图1的步骤S17中 为"NG (不好)")，改变设计以降低电源噪声量(图1中的步骤 S18)。
通常，由于LSI的电源容许(电源噪声裕度)为5%左右，因此将其 作为电源噪声的阈值(电源噪声耐受量)应用于实际设计中是十分可能的。例如，也可以将LSI的电源噪声耐受量与LSI对应起来预先登记在图
1中的数据库2内。
对于图1的步骤S16中的电源噪声分析，基于图9所示的具体例来说 明其分析原理。图9是在印刷基板上安装了两个LSI和多个旁路电容器的 模型。为了方便，将LSI模型记为纯电阻，将电容器模型记为纯电容，但 分别是具有频率特性的阻抗特性。在图9中，为了简化示出了安装有两个 LSI的结构，但在实际的分析中使用要被安装到电路板上的LSI和半导体 部件的特性阻抗数据来进行分析。
如在图3中也示出的那样，在印刷基板的电源-GND中，将电源-GND 的平行板电容器划分为网格构造。在图9所示的例子中示出了电源层为1 层、GND层为1层的结构，但也可以有多层的电源、GND，此时需要建 立考虑了各电源层和各GND层的结合的模型。
在该网格状模型中，与电路板上的安装位置相一致地连接LSI或电容 器的模型，从而构成分析模型。
接着，说明利用图9所示模型的电源噪声分析方法。从图8求出的有 关第一个LSI的反射波Vn[l]在印刷基板的传输线路网中向四方传播。在 图9的模型中， 一个接点(节点)连接有四条传输线路，在每一条中传播 的噪声的振幅为Vn[1]/4。
在任意的传输线路中传播的噪声一旦撞到下一个接点(节点)，就产 生被称为反射和透过的现象。
假设所有传输线路具有相同的阻抗，由于一条传输线路被分支出三 条，因此等效于连接到特性阻抗为1/3的传输线路。
此时，
反射的噪声振幅二原振幅X (Z0/3 — Z0 ) / ( Z0/3 + Z0 ) =—原振幅/2...... (4)
每一条透过的噪声振幅=(1 一反射的振幅)/3
=原振幅/2 ...... (5)
振幅随着传播而逐渐变小。
另外，反射也每当撞到接点时重复进行反射和透过，因此从整体来说，噪声就像波纹扩散那样向整个基板传播。上式(4) 、 (5)表示在一 个节点连接了四个传输线路的模型的情况，但上式(4) 、 (5)根据模型 形式的不同而不同。
通过重复上述的运算，从LSI ll产生的噪声扩散至整个基板，并且能
够计算出各噪声量。
接着，对第二个LSI也进行同样的计算，如果安装有三个以上的 LSI，就对所有LSI进行计算。
接着，求取所有LSI的噪声量之和，根据叠加原理，相当于计算了考 虑所有LSI的电源噪声。如此能够再现产生电源噪声的机理，能够在印刷 基板的设计阶段掌握电源噪声。
在图1所示步骤S17的电源噪声稳妥性判断中，将电源噪声的阈值登 记在LSI的数据库2中，并通过参考该值，能够明确地进行判断，并容易 反馈到设计中。
在一般的LSI中，电源电压具有±5%程度的规格，因此只要将该值设 为基准值，数据库的创建就不会很麻烦。
当在LSI内部有PLL (Phase Locked Loop,锁相环)等从而需要电源 噪声的频率特性时，可通过登记在单独的数据库中来进一步提高设计质
在本发明中，作为电源-GND平面的建模，以传输线路(图3 (B)) 或电阻-电容-电感的网格构造模型(图3 (C))进行了说明，但也可以应 用有限元法、边界元法、FDTD (Finite Difference Time Domain,时域有限 差分)法等各种建模方法。电源-GND建模的方法并不特别限定。也可以 将基板的纵向和横向分割为mXn并表述为具有(mXn)个端口的S参数 和Z参数。
图1所示步骤S11 S20中的各步骤当然也可以由在数据处理装置上 运行的程序来实现其功能。此时，例如实现图1的步骤S13、 S15、 S16、 S17的部件信息抽取处理、分析模型创建处理、电源噪声分析处理、电源 噪声稳妥性判断处理的数据处理装置(电源噪声分析装置)的单元(程序 模块)分别构成部件信息抽取单元、分析模型创建单元、电源噪声分析单元、电源噪声稳妥性判断单元(其他步骤也一样)。 [与相关技术的比较]
上述专利文献2中所记载的发明，以电源网以及电流源网来表现作为 电源噪声分析对象的半导体集成电路和印刷基板，并结合半导体集成电路 的整体模型以及该印刷基板的整体模型来求解电路方程式。在专利文献2 中，没有公开求出半导体器件的反射电压的做法，与根据所述反射电压来 计算从半导体器件流入所述电路板的电源噪声并根据流入所述电路板的电 源噪声基于叠加原理来分析所述电路板的整个基板的电源噪声的本发明完 全不同。
接着，作为本发明的另一实施例，参考附图IO至附图14，对LSI的 电源-GND之间的输入阻抗的模型的创建进行说明。
图10是示出创建LSI的I/0 (Input/Output、 LSI的外部接口)电源的 电源-GND间输入阻抗模型的顺序的图。图11是基于图10的顺序创建的 LSI安装基板模型。图ll模式地示出了印刷配线板(印刷基板)IO上的电 源30、电源层21/GND层22、 LSI (LSI封装)11、 LSI端子(引脚、 BGA (Ball Grid Array,球栅阵列))28; LSI封装中的电源层/GND层、 LSI芯片11A、芯片端子25 (导线、凸块(bump)等)、n个输出缓冲器 27、芯片端子(导线、凸块等)26、信号配线/GND层、LSI端子(引脚、 BGA (Ball Grid Array) ) 28'、 n比特的信号配线/GND层的连接结构。
图12 (A)和图12 (B)是简化了图11的图，该图模式地示出了电源 被提供给安装在印刷配线板(印刷基板)10上的LSI并且其电能流入信号 线的情形。图12 (A)以侧剖面图示出了印刷配线板的结构，图12 (B) 示出了能量从电源30通过印刷基板10的电源-GND层提供给LSI 11并再 从LSI 11的输出缓冲器27流入信号线23的情形。电源和信号线23经由 晶体管(PMOS、 NMOS)而连接。
参考图10，在本实施例中，首先从作为半导体器件的IC或LSI的设 计信息(1A)中提取从作为对象的I/O电源提供的输出缓冲器数目n (步 骤S21)。此时，如果最大同时动作数目已知，则也可以将最大同时动作 数目设为n。根据输出缓冲器的特性求出输出阻抗(步骤S22)。
参考图12 (B) ， LSI的输出缓冲器模型由包括PMOS晶体管和 NMOS晶体管的CMOS反相器构成，在其他电路中其基本思想也不变。
在构成输出缓冲器27的CMOS反相器中，如图13 (B)所示，PMOS 晶体管和NMOS晶体管的源极分别连接在电源VCC和地(GND)上，漏 极共同连接在输出端子上，栅极彼此相连，用于接收输入信号。
如图13 (C)所示，图13 (B)中的PMOS晶体管和NMOS晶体管能 够用可变电阻表示。
图13 (A)是示出图13 (B)的输出缓冲器的PMOS、 NMOS的阻抗 特性随时间而变化的图。即，图13 (A)示出了栅极电压随时间变化时的 图13 (C)中的PMOS、 NMOS的输出阻抗(导通电阻Ron)的变化情 形。如图13 (A)所示，PMOS和NMOS的导通电阻Ron (PMOS)和 Ron (NMOS)是互补变化的。
根据戴维宁定理可以明确输出缓冲器的输出阻抗Rout是PMOS和 NMOS的导通电阻Ron (PMOS)和Ron (NMOS)的合成电阻。
Rout = { Ron ( PMOS ) X Ron ( NMOS ) } / { Ron ( PMOS ) + Ron ( NMOS ) }...... (6)
以电源噪声或消耗电流讨论的"贯通电流"是当Ron (PMOS)和 Ron (NMOS)两者同时导通时从电源VCC流向地GND的电流。该贯通 电流能够用互补的可变电阻的举动来说明，就是说在该输出阻抗中考虑了 贯通电流。
进一步，对输出缓冲器的输出阻抗的求解方法进行说明。输出阻抗可 从图14所示的输出阻抗的电流-电压特性导出。在图14的曲线图(横轴
电流，纵轴电压)中，重复输出缓冲器的高电平特性和低电平特性，并
对应输出缓冲器的驱动能力(4mA、 6mA、 8mA、 12mA、 24mA)而绘出
了多条曲线。原本应该描着描述输入缓冲器的特性来绘出负载曲线，但是 由于仅用输出缓冲器的特性就能够进行说明，因此省略了负载取消的绘 制。
当从低电平向高电平变化时，将最初的稳定点设为电流0A、电压0V的点，并从该点开始绘出配线的特性阻抗的负载曲线。与高电平特性的曲 线的交点对应于驱动信号配线的电压和电流。
图14示出了输出缓冲器的驱动能力为12mA的曲线。该交点处的电 流-电压曲线的切线的斜率(交点的斜率)相当于输出阻抗Rout。如上所 述，能够容易地求出输出缓冲器的输出阻抗。
再次参考图10，接着针对构成LSI的LSI端子、LSI封装、键合线和 凸块等的电源-GND、信号，分别抽取阻抗特性(步骤S23)。
设LSI端子部分的电源/地的特性阻抗为Zvterm、信号的特性阻抗为 Zsterm; LSI封装部分的电源/地的特性阻抗为Zvpkg、信号的特性阻抗为 Zspkg;芯片的端子部分的电源/地的特性阻抗为Zvbump、信号的特性阻 抗为Zsbump。这些与输出阻抗Rout或后述的印刷基板的特性相比影响 小，因此即使没有这些信息，虽然精度会有所下降，但对电源噪声分析不 会有特别的障碍。
参考图10，再从电路设计条件1中提取与输出缓冲器的端子连接的配 线图案的特性阻抗ZO。此时，如果在配线图案上安装有串联阻抗(阻尼电 阻)，则也提取该电阻值Rs (步骤S25)。
在提取出这些信息后，就能够根据下式(7)来计算LSI的电源-GND 之间的输入阻抗。
Zlsi = Zvterm + Zvpkg + Zvbump + { Rout + Zsbump + Zspkg + Zst函+ Rs + Z0 } / n...... (7)
当省略了 Zvterm、 Zsterm 、 Zvpkg、 Zspkg、 Zvbump、 Zsbump时，可
简化为下式(8)。
Zlsi 二 { Rout + Rs + Z0 } / n ...... (8)
式(8)也是构成本发明中的一个特征的式子。即，LSI的电源-GND 之间的输入特性Zlsi等于将信号输出的输出阻抗Rout和配线的特性阻抗 Z0和阻尼电阻Rs之和除以信号线条数而得的值。
另外，这里假定了所有输出阻抗相同，所有配线的特性阻抗相同，并 且所有阻尼电阻也都相同，但即使不相同，原理上也能够替换成合成电阻的计算。即，要求出的电阻值如下式(9)所示。
1/R = 1/Rl + 1/R2 +…+ 1/Rn ...... (9)
即使Rout、 Rs、 ZO各自都不相同也能够求出。
接着，对LSI的电源-GND之间的输入阻抗的动作原理进行说明。如 上所述，在图12 (A)和图12 (B)中，输出缓冲器27的PMOS、 NMOS 如图13 (C)所示以互补的可变电阻来表示。
印刷基板的电源-GND也能够看作一个传输路径，并将信号配线和印 刷极板的电源-GND看作是经由电阻连接的。印刷基板的电源-GND和信 号配线之间成立反射、透过的关系。由此，LSI的电源-GND间的输入阻 抗是信号配线的阻抗和输出缓冲器的输出阻抗之和，如果连接了 n个相同 特性的输出缓冲器，则为其l/n。
另外，当输出缓冲器为不同种类时，通过式(9)的合成电阻的计算 方法来求出。但是，LSI内部具有内插器(interposer) (LSI的封装)的 配线和端子、与芯片的导线(或者凸块等)等决定阻抗的要素。表示这些 的为图11。
接着，参考图9，对本实施例中的电源噪声分析方法进行说明。从图 8求出的有关第一个LSI的反射波Vn[l]在印刷基板的传输线路网中向四方 传播。在图9的模型中， 一个接点(节点)连接有四条传输线路，在每一 条中传播的振幅为Vn[l] + 4。
在任意的传输线路中传播的噪声一旦撞到下一个接点(节点)，就产 生被称作反射和透过的现象。假设所有传输线路具有相同的阻抗，由于一 条传输线路被分支出三条，因此等效于连接到特性阻抗为1/3的传输线 路。此时，
反射的噪声振幅二原振幅X ( Z0/3 — Z0 ) / ( Z0/3 + Z0 ) = 一原振幅/2...... (10)
每一条透过的噪声振幅=(1 一反射的振幅)/3
=原振幅/2 ...... (11)
振幅随着传播而逐渐变小。另外，反射也每当撞到接点时重复进行反射和透过，因此从整体来说 噪声就像波纹扩散那样向整个基板传播。上式(10) 、 (11)表示在一个 节点连接了四个传输线路的模型的情况，但上式(10) 、 (11)根据模型 形式的不同而不同。通过重复这样的计算，从LSI ll产生的噪声扩散至整 个基板，并且能够计算出各噪声量。
接着，对第二个LSI也进行同样的计算，如果安装有三个以上的LSI 就对所有LSI进行计算。最后，求取所有LSI的噪声量之和，根据叠加原 理，相当于计算了考虑所有LSI的电源噪声。
如上所述，具有能够再现产生电源噪声的机理并能够在印刷基板的设 计阶段掌握电源噪声的优点。
另外，在图1的电源噪声稳妥性判断(步骤S17)的流程中，将电源 噪声的阈值登记在LSI的数据库2中，并通过参考该值，能够明确地进行 判断，并容易反馈到设计中。如上所述，在一般的LSI中，电源电压具有 ±5%程度的规格，因此只要将该值设为基准值，数据库的创建就不会很麻 烦。另外，当在LSI内部有PLL等从而需要电源噪声的频率特性时，可通 过登记在单独的数据库中来进一步提高设计质量。而且有如下优点不需 要将LSI内部当作黑盒子，能够根据输出缓冲器的输出阻抗、以至配线的 阻抗等较容易获得的信息来求出LSI的电源-GND间的输入阻抗。
图15示出了作为求取LSI的电源-GND间的输入阻抗的方法的、内核 电源(内部电路用电源)的流程和结构。图16是模式地示出安装在印刷 配线板上的LSI芯片的内部结构(具有相当于n比特的输出缓冲器)的 图。
在LSI内部电路的情况下，需要芯片内的内部输出栅极数目、芯片内 配线(铝配线等)的特性阻抗，其基本思想与上述实施例相同。
根据LSI设计信息1A，如果设芯片内的内部输出栅极数目为n、输出 阻抗为Rout、 LSI端子部分的电源-GND的特性阻抗为Zvterm、 LSI封装 部分的电源-GND的特性阻抗为Zvpkg、 LSI芯片端子部分的电源-GND的 特性阻抗为Zvbump、芯片内配线(铝配线等)的特性阻抗为Zschip，则 能够通过下式(12)来求出LSI的电源-GND间的输入阻抗Zlsi。Zlsi = Zvterm + Zvpkg + Zvbump + { Rout + Zschip } / n ......
(12)
在本发明公开的整个范围(包括权利要求书)内，还可以基于该基本 技术思想对实施方式乃至实施例进行变更和调节。另外，在本发明的权利 要求书的框架内，可以对各公开要素进行多种组合以及选择。即不用说， 本发明中包含只要是本领域的技术人员就能够依照包括权利要求书在内的 所有公开内容、技术思想而实施的各种变形和修正。
权利要求
1. 一种电源噪声分析方法，其特征在于，基于要被安装到电路板上的半导体器件的电源-地之间的阻抗特性来求出所述半导体器件中的电源噪声的反射电压，从而分析所述电路板的电源噪声。
2. 如权利要求1所述的电源噪声分析方法，其特征在于， 由所述半导体器件的输出信号条数和其驱动能力来求出所述半导体器件的电源-地之间的输入阻抗。
3. 如权利要求1或2所述的电源噪声分析方法，其特征在于， 参考要被安装到所述电路板上的半导体器件的设计信息， 基于所述半导体器件中的输出缓冲器数目、 输出缓冲器的输出阻抗、半导体器件端子部分、半导体器件封装部分以及芯片端子部分的各部 分的电源-地的特性阻抗以及信号的特性阻抗、与所述半导体器件输出端子连接的配线的特性阻抗、以及 输出信号的阻尼电阻，求出所述半导体器件的电源-地之间的输入阻抗。
4. 如权利要求1至3中任一项所述的电源噪声分析方法，其特征在 于，设所述半导体器件的输出缓冲器数目为n，设所述半导体器件的输出缓冲器的输出阻抗为Rout，设所述半导体器件的端子部分的电源/地的特性阻抗为Zvterm、信号 的特性阻抗为Zsterm，设所述半导体器件的封装部分的电源/地的特性阻抗为Zvpkg、信号的 特性阻抗为Zspkg，设芯片的端子部分的电源/地的特性阻抗为Zvbump、信号的特性阻抗 为Zsbump，设与所述半导体器件输出端子连接的配线图案的特性阻抗为zo，如果在所述配线图案上安装了阻尼电阻，则将该电阻值设为Rs，并且通过下式来计算所述半导体器件的电源-地之间的输入阻抗Zlsi，Zlsi = Zvterm + Zvpkg + Zvbump + { Rout + Zsbump + Zspkg + Zsterm + Rs + Z0 } /n。
5. 如权利要求1至3中任一项所述的电源噪声分析方法，其特征在 于，设所述半导体器件的输出缓冲器数目为n，设所述半导体器件的输出缓冲器的输出阻抗为Rout， 设与所述半导体器件的输出缓冲器的端子连接的配线图案的特性阻抗 为Z0，如果在所述配线图案上安装了阻尼电阻，则将该电阻值设为Rs， 并且通过下式来计算所述半导体器件的电源-地之间的输入阻抗Zlsi，Zlsi = { Rout + Rs + Z0 } / n。
6. 如权利要求1或2所述的电源噪声分析方法，其特征在于， 参考要被安装到电路板上的半导体器件的设计信息，并根据所述半导体器件的内部栅极数目、输出阻抗；半导体器件端子部分、封装部分、芯 片端子部分的电源-地的特性阻抗；芯片内配线的特性阻抗，来求出所述半 导体器件的电源-地之间的输入阻抗。
7. 如权利要求6所述的电源噪声分析方法，其特征在于， 设所述半导体器件的内部栅极数目为n， 设输出阻抗为Rout，设所述半导体器件端子部分、封装部分、芯片部分的电源-地的特性阻 抗分别为Zvterm、 Zvpkg、 Zvbump、芯片内配线的特性阻抗为Zschip， 并且通过下式来求出所述半导体器件的电源-地之间的输入阻抗Zlsi，Zlsi 二 Zvterm + Zvpkg + Zvbump + { Rout + Zschip } / n。
8. 如权利要求1至7中任一项所述的电源噪声分析方法，其特征在于，包括以下步骤根据所述半导体器件中的所述反射电压来计算从所述半导体器件流入所述电路板的电源噪声；以及关于要被安装到所述电路板上的多个所述半导体器件，基于叠加原理 来求出从所述半导体器件流入所述电路板的电源噪声之和，由此计算在所 述电路板的整个基板上的电源噪声。
9. 如权利要求8所述的电源噪声分析方法，其特征在于，还包括对所述半导体器件的电源噪声量和预先设定的电源噪声耐受量 进行比较来检验设计的稳妥性的步骤。
10. 如权利要求8或9所述的电源噪声分析方法，其特征在于， 使用以二维传输线路对所述电路板的电源层进行建模的基板模型。
11. 如权利要求1至10中任一项所述的电源噪声分析方法，其特征在于，包括以下步骤从登记有部件的阻抗特性模型的数据库中获取要被安装到所述电路板上的所述部件的阻抗特性模型；以及使用要被安装到所述电路板上的所述部件的阻抗特性模型来构成所述 电路板的电源噪声分析用模型。
12. 如权利要求1至11中任一项所述的电源噪声分析方法，其特征在 于，关于电源噪声，采用认为所述电源噪声是由所述半导体器件的开关动 作引起的模型。
13. 如权利要求1至12中任一项所述的电源噪声分析方法，其特征在 于，包括以下步骤从所述电路板的设计信息中提取电源信息、地信息、以及连接在电源 和地上的至少包括电容器和所述半导体器件的部件；通过将所提取的所述部件的阻抗特性模型连接到与所述电路板相关的 基板模型的安装位置处来创建电源噪声的分析模型；以及关于所述电源噪声的分析模型，计算从所述半导体器件流入所述电路 板的电源噪声的传播，并基于安装在所述电路板上的多个所述半导体器件 各自的电源噪声来分析电源噪声在所述电路板上传播的举动。
14. 如权利要求1至12中任一项所述的电源噪声分析方法，其特征在 于，假定有n个(n为预定的正整数)的所述半导体器件要被安装到所述 电路板上，并将电源噪声看作由所述半导体器件的开关动作引起的噪声，并且，关于第i个(其中，i=l n)的所述半导体器件， 设输入阻抗特性为Zlsi[i]、设作为在整个所述电路板上除去所述第i个的所述半导体器件之后的 特性的、从所述第i个的所述半导体器件要被安装的位置观看的反射阻抗 特性为Zll[i]，并且在向所述第i个的所述半导体器件的电路板上的安装位置施加电源电压VCC作为最大电压、施加VCC X Zl 1 [i] / ( Zl 1 [i] + Zlsi[i])作为最小电压、并且，从电路板向所述第i个的所述半导体器件流入有将所述最大电 压和所述最小电压的差作为振幅的噪声Vamp[i] 二 VCC — VCCXZlsi[i] / (Zll[i]十Zlsi[i])的条件下，通过下述反射公式来求出从所述第i个的所述半导体器件流入所述电 路板的噪声Vn[i]，<formula>formula see original document page 5</formula>并且，关于n个所述半导体器件，求取从所述半导体器件流入所述电 路板的噪声Vn[i](i二l n)之和，由此分析整个所述电路板的电源噪声。
15. —种电路板制造方法，其特征在于，在所述电路板的制造过程中使用如权利要求1至14中任一项所述的 电源噪声分析方法。
16. —种电源噪声分析装置，其特征在于，具有如下单元，该单元基于要被安装到电路板上的半导体器件的电源-地之间的阻抗特性来求出所述半导体器件中的电源噪声的反射电压，从而 分析所述电路板的电源噪声。
17. 如权利要求16所述的电源噪声分析装置，其特征在于， 由所述半导体器件的输出信号条数和其驱动能力来求出所述半导体器件的电源-地之间的输入阻抗。
18. 如权利要求16或17所述的电源噪声分析装置，其特征在于， 参考要被安装到所述电路板上的半导体器件的设计信息， 基于所述半导体器件中的输出缓冲器数目、 输出缓冲器的输出阻抗、半导体器件端子部分、半导体器件封装部分以及芯片端子部分的各部 分的电源-地的特性阻抗以及信号的特性阻抗、与所述半导体器件输出端子连接的配线的特性阻抗、以及 输出信号的阻尼电阻，求出所述半导体器件的电源-地之间的输入阻抗。
19. 如权利要求16至18中任一项所述的电源噪声分析装置，其特征 在于，设所述半导体器件的输出缓冲器数目为n，设所述半导体器件的输出缓冲器的输出阻抗为Rout，设所述半导体器件的端子部分的电源/地的特性阻抗为Zvterm、信号 的特性阻抗为Zsterm，设所述半导体器件的封装部分的电源/地的特性阻抗为Zvpkg、信号的 特性阻抗为Zspkg，设芯片的端子部分的电源/地的特性阻抗为Zvbump、信号的特性阻抗 为Zsbump，设与所述半导体器件输出端子连接的配线图案的特性阻抗为Z0， 如果在所述配线图案上安装了阻尼电阻，则将该电阻值设为Rs， 并且通过下式来计算所述半导体器件的电源-地之间的输入阻抗Zlsi，Zlsi = Zvterm + Zvpkg + Zvbump + { Rout + Zsbump + Zspkg + Zsterm + Rs + Z0 } /n。
20. 如权利要求16或17所述的电源噪声分析装置，其特征在于， 设所述半导体器件的输出缓冲器数目为n， 设所述半导体器件的输出缓冲器的输出阻抗为Rout， 设与所述半导体器件的输出缓冲器的端子连接的配线图案的特性阻抗为Z0，如果在所述配线图案上安装了阻尼电阻，则将该电阻值设为Rs， 并且通过下式来计算所述半导体器件的电源-地之间的输入阻抗Zlsi，Zlsi = { Rout + Rs + Z0 } / n。
21. 如权利要求16或17所述的电源噪声分析装置，其特征在于， 参考要被安装到电路板上的半导体器件的设计信息，并根据所述半导体器件的内部栅极数目、输出阻抗；半导体器件端子部分、封装部分、芯 片端子部分的电源-地的特性阻抗；芯片内配线的特性阻抗，来求出所述半 导体器件的电源-地之间的输入阻抗。
22. 如权利要求21所述的电源噪声分析装置，其特征在于， 设所述半导体器件的内部栅极数目为n， 设输出阻抗为Rout，设所述半导体器件端子部分、封装部分、芯片部分的电源-地的特性阻 抗分别为Zvterm、 Zvpkg、 Zvbump、芯片内配线的特性阻抗为Zschip， 并且通过下式来求出所述半导体器件的电源-地之间的输入阻抗Zlsi，Zlsi=Zvterm+Zvpkg+Zvbump+{Rout+Zschip } /n。
23. 如权利要求16至22中任一项所述的电源噪声分析装置，其特征 在于，包括根据所述半导体器件中的所述反射电压来计算从所述半导体器件流入 所述电路板的电源噪声的单元；以及关于要被安装到所述电路板上的多个所述半导体器件，基于叠加原理 来求出从所述半导体器件流入所述电路板的电源噪声之和，由此计算在所 述电路板的整个基板上的电源噪声的单元。
24. 如权利要求23所述的电源噪声分析装置，其特征在于， 还包括对所述半导体器件的电源噪声量和预先设定的电源噪声耐受量进行比较来检验设计的稳妥性的单元。
25. 如权利要求23或24所述的电源噪声分析装置，其特征在于， 使用以二维传输线路对所述电路板的电源层进行建模的基板模型。
26. 如权利要求16至25中任一项所述的电源噪声分析装置，其特征 在于，包括从登记有部件的阻抗特性模型的数据库中获取要被安装到所述电路板 上的所述部件的阻抗特性模型的单元；以及使用要被安装到所述电路板上的所述部件的阻抗特性模型来构成所述电路板的电源噪声分析用模型的单元。
27. 如权利要求16至26中任一项所述的电源噪声分析装置，其特征 在于，关于电源噪声，采用认为所述电源噪声是由所述半导体器件的开关 动作引起的模型。
28. 如权利要求21至25中任一项所述的电源噪声分析装置，其特征 在于，包括从所述电路板的设计信息中提取电源信息、地信息、以及连接在电源 和地上的至少包括电容器和所述半导体器件的部件的单元；通过将所提取的所述部件的阻抗特性模型连接到与所述电路板相关的 基板模型的安装位置处来创建电源噪声的分析模型的单元；以及关于所述电源噪声的分析模型，计算从所述半导体器件流入所述电路 板的电源噪声的传播，并基于安装在所述电路板上的多个所述半导体器件 各自的电源噪声来分析电源噪声在所述电路板上传播的举动。
29. 如权利要求21至26中任一项所述的电源噪声分析装置，其特征 在于，假定有n个(n为预定的正整数)的所述半导体器件要被安装到所 述电路板上，并将电源噪声看作由所述半导体器件的开关动作引起的噪 声，并且，关于第i个(其中，i二l n)的所述半导体器件， 设输入阻抗特性为Zlsi[i]、设作为在整个所述电路板上除去所述第i个的所述半导体器件之后的 特性的、从所述第i个的所述半导体器件要被安装的位置观看的反射阻抗 特性为Zll[i]，并且在向所述第i个的所述半导体器件的电路板上的安装位置施加电源电压VCC作为最大电压，施加VCC X Zl 1 [i] / ( Zl 1 [i] + Zlsi[i])作为最小电压，并且，从电路板向所述第i个的所述半导体器件流入有将所述最大电 压和所述最小电压的差作为振幅的噪声Vamp[i] = VCC — VCCXZlsi[i] / (Zll[i]十Zlsi[i])的条件下，通过下述反射公式来求出从所述第i个的所述半导体器件流入所述电路板的噪声Vn[i]，Vn[i] = Vamp[i] X ( Zlsi[i] — Zl 1 [i]) / ( Zlsi[i] + Zl 1 [i])，并且，关于n个所述半导体器件，求取从所述半导体器件流入所述电 路板的噪声Vn[i] (i=l n )之和，由此分析整个所述电路板的电源噪声。
30. —种使计算机执行下述处理的程序基于要被安装到电路板上的 半导体器件的电源-地之间的阻抗特性来求出所述半导体器件中的电源噪声 的反射电压，从而分析所述电路板的电源噪声。
31. 如权利要求30所述的程序，其特征在于，使所述计算机执行由所述半导体器件的输出信号条数和其驱动能力求 出所述半导体器件的电源-地之间的输入阻抗的处理。
32. 如权利要求30或31所述的程序，其特征在于，使所述计算机执 行下述处理参考要被安装到所述电路板上的半导体器件的设计信息，基于所述半导体器件中的输出缓冲器数目、输出缓冲器的输出阻抗、半导体器件端子部分、半导体器件封装部分以及芯片端子部分的各部 分的电源-地的特性阻抗以及信号的特性阻抗、与所述半导体器件输出端子连接的配线的特性阻抗、以及 输出信号的阻尼电阻，求出所述半导体器件的电源-地之间的输入阻抗。
33. 如权利要求30至32中任一项所述的程序，其特征在于，使所述 计算机执行下述处理设所述半导体器件的输出缓冲器数目为n， 设所述半导体器件的输出缓冲器的输出阻抗为Rout， 设所述半导体器件的端子部分的电源/地的特性阻抗为Zvterm、信号的特性阻抗为Zsterm，设所述半导体器件的封装部分的电源/地的特性阻抗为Zvpkg、信号的 特性阻抗为Zspkg，设芯片的端子部分的电源/地的特性阻抗为Zvbump、信号的特性阻抗 为Zsbump，设与所述半导体器件输出端子连接的配线图案的特性阻抗为Z0， 如果在所述配线图案上安装了阻尼电阻，则将该电阻值设为Rs， 并且通过下式来计算所述半导体器件的电源-地之间的输入阻抗Zlsi，<formula>formula see original document page 10</formula>
34. 如权利要求30至32中任一项所述的程序，其特征在于，使所述计算机执行下述处理设所述半导体器件的输出缓冲器数目为n， 设所述半导体器件的输出缓冲器的输出阻抗为Rout， 设与所述半导体器件的输出缓冲器的端子连接的配线图案的特性阻抗为Z0，如果在所述配线图案上安装了阻尼电阻，则将该电阻值设为Rs， 并且通过下式来计算所述半导体器件的电源-地之间的输入阻抗Zlsi，<formula>formula see original document page 10</formula>
35. 如权利要求30或31所述的程序，其特征在于，使所述计算机执 行下述处理参考要被安装到电路板上的半导体器件的设计信息，并根据所述半导 体器件的内部栅极数目、输出阻抗；半导体器件端子部分、封装部分、芯 片端子部分的电源-地的特性阻抗；芯片内配线的特性阻抗，来求出所述半 导体器件的电源-地之间的输入阻抗。
36. 如权利要求35所述的程序，其特征在于，使所述计算机执行下述 处理设所述半导体器件的内部栅极数目为n， 设输出阻抗为Rout，设所述半导体器件端子部分、封装部分、芯片部分的电源-地的特性阻 抗为Zvterm、 Zvpkg、 Zvbump、芯片内配线的特性阻抗为Zschip，并且通过下式来求出所述半导体器件的电源-地之间的输入阻抗Zlsi， Zlsi = Zvterm + Zvpkg + Zvbump + { Rout + Zschip } / n。
37. 如权利要求30至36中任一项所述的程序，其特征在于，使所述 计算机执行以下处理根据所述半导体器件中的所述反射电压来计算从所述半导体器件流入 所述电路板的电源噪声；以及关于要被安装到所述电路板上的多个所述半导体器件，基于叠加原理 来求出从所述半导体器件流入所述电路板的电源噪声之和，由此计算在所 述电路板的整个基板上的电源噪声。
38. 如权利要求37所述的程序，其特征在于，使所述计算机执行对所述半导体器件的电源噪声量和预先设定的电源 噪声耐受量进行比较来检验设计的稳妥性的处理。
39. 如权利要求30至38中任一项所述的程序，其特征在于，包括 使用以二维传输线路对所述电路板的电源层进行建模的基板模型。
40. 如权利要求30至39中任一项所述的程序，其特征在于，使所述 计算机执行以下处理从登记有部件的阻抗特性模型的数据库中获取要被安装到所述电路板 上的所述部件的阻抗特性模型；以及使用要被安装到所述电路板上的所述部件的阻抗特性模型来构成所述 电路板的电源噪声分析用模型。
41. 如权利要求30至40中任一项所述的程序，其特征在于， 关于电源噪声，采用认为所述电源噪声是由所述半导体器件的开关动作引起的模型。
42. 如权利要求30至41中任一项所述的程序，其特征在于，使所述 计算机执行以下处理.-从所述电路板的设计信息中提取电源信息、地信息、以及连接在电源 和地上的至少包括电容器和所述半导体器件的部件；通过将所提取的所述部件的阻抗特性模型连接到与所述电路板相关的 基板模型的安装位置处来创建电源噪声的分析模型；以及关于所述电源噪声的分析模型，计算从所述半导体器件流入所述电路 板的电源噪声的传播，并基于安装在所述电路板上的多个所述半导体器件 各自的电源噪声来分析电源噪声在所述电路板上传播的举动。
43.如权利要求30至42中任一项所述的程序，其特征在于，使所述 计算机执行下述处理假定有n个(n为预定的正整数)的所述半导体器件要被安装到所述 电路板上，并将电源噪声看作由所述半导体器件的开关动作引起的噪声，并且，关于第i个(其中，i=l n)的所述半导体器件，设输入阻抗特性为Zlsi[i]、设作为在整个所述电路板上除去所述第i个的所述半导体器件之后的 特性的、从所述第i个的所述半导体器件要被安装的位置观看的反射阻抗 特性为Zll[i]，并且在向所述第i个的所述半导体器件的电路板上的安装位置施加电源电压VCC作为最大电压、施加VCCXZl 1 [i] / ( Zl 1 [i] + Zlsi[i])作为最小电压、并且，从电路板向所述第i个的所述半导体器件流入有将所述最大电 压和所述最小电压的差作为振幅的噪声Vamp[i] = VCC _ VCCXZlsi[i] / (Zll[i]十Zlsi[i])的条件下，通过下述反射公式来求出从所述第i个的所述半导体器件流入所述电 路板的噪声Vn[i]，Vn[i] = Vamp[i]X(Zlsi[i] — Zll[i]) / ( Zlsi[i] + Zll[i])，并且，关于n个所述半导体器件，求取从所述半导体器件流入所述电 路板的噪声Vn[i](i二l n)之和，由此分析整个所述电路板的电源噪声。
全文摘要
提供一种能够再现电源噪声的产生机理、可在印刷基板的设计阶段掌握电源噪声并求出LSI的电源-GND间输入阻抗的电路板的电源噪声分析装置、方法以及程序。根据LSI的输出缓冲器数目、输出缓冲器的输出阻抗；LSI端子部分、封装部分、芯片端子部分的电源/GND的特性阻抗；与LSI输出端子连接的配线的特性阻抗；输出信号的阻尼电阻，来求出所述半导体器件的电源输入阻抗。
文档编号G01R29/26GK101533425SQ20091011818
公开日2009年9月16日 申请日期2009年3月11日 优先权日2008年3月11日
发明者柏仓和弘 申请人:日本电气株式会社