专利名称：测试结构及测试方法
技术领域：
本发明涉及集成电路测试领域，特别涉及测试结构及测试方法。
技术背景
随着集成电路技术的日益发展，其器件尺寸也日趋减小。相应地，电路纠错及 缺陷检测也变得越来越有挑战性。电学测试作为一项重要的测试手段可以有效地探测到 集成电路设计或制造中的缺陷及不足。
在电学测试中，一般都是使用探针对集成电路中的标准焊盘(standardpad)进行 点针并测量来获取电学参数，通过研究电学数据来对集成电路的功能进行测试或对于失 效的集成电路进行失效分析。然而，用于标准焊盘的探针的尺寸远大于集成电路内部电 路区域中的金属连线的尺寸，这种测试的方法通常只能获得集成电路的整体电学参数， 无法对集成电路内部的一些电路区域进行测试。
为了对所述集成电路内部的电路区域中的相关电路，例如金属连线，MOS管， 或一定的功能模块等，进行测试，目前开发出了一种纳米探针(nano probe)技术。由于 纳米探针技术中所使用的探针的尺寸非常小，通常在50 lOOnm，因而在理论上可以通 过该探针获取集成电路内部电路区域相关的电学参数。如今，基于纳米探针技术而出现 了各种用于测试的纳米探针，例如公开号为W02007077842A1的专利申请中就公开了一 种纳米探针及其制造方法。而在公开号为US20090121734A1的美国专利申请中还公开了 一种纳米探针卡及其制造方法。
然而，纳米探针由于其探针尺寸非常小，需要在扫描电子显微镜6EM)的辅助 下，才能准确定位探测区域，相应地，其测试的效率就较低。
并且，参照图1所示，由于标准焊盘100通常都只与金属连线的输入端和输出端 相连，故而也无法对例如多手指(multiple fingers)形状的金属连线划定特定的测试区域进 行探针点针并测量，同时也无法进行自动化的探针点针并测量，也进一步使得测试效率 下降。
参照图2所示，在例如电迁移测试中，需要对跨层金属连线进行测试，由于标 准焊盘100通常只与当层金属连线相连，当上层金属连线200与下层金属连线400间的通 孔300出现问题时，现有的探针点针并测量方式就无法检测到此种情况。
另外，由于目前集成电路的制造技术已经发展到了 65nm以下工艺，集成电路内 部电路区域中的金属连线的尺寸也与纳米探针技术所使用的探针的尺寸非常接近，不仅 测试时探针定位探测区域的难度大大提高，并且在探测过程中还有可能造成金属连线的 损坏，不利于获得准确的测试结果。发明内容
本发明解决的是现有技术测试集成电路内部电路区域的效率较低，且容易破坏 集成电路内部电路区域的金属连线，而不利于获得准确的测试结果的问题。
为解决上述问题，本发明提供一种测试结构，包括第一焊盘和第二焊盘，所述 第一焊盘分布于集成电路的周边区域，与集成电路的引出线相连，所述第二焊盘并联于 集成电路内部电路区域的金属连线上，且所述第二焊盘的尺寸大于所述金属连线以及集 成电路的最小特征尺寸，小于第一焊盘的尺寸。
可选地，所述第二焊盘为单层金属焊盘，所述金属为集成电路内部电路区域的 金属连线所在层金属。
可选地，所述第二焊盘包括一层或多层金属焊盘及通孔构成的堆栈结构，所述 堆栈结构中最低层金属焊盘并联于集成电路内部电路区域的相应层金属连线。
可选地，所述第二焊盘包括一层或多层金属焊盘及通孔构成的堆栈结构，所述 堆栈结构中与集成电路内部电路区域的金属连线同层的金属焊盘与所述金属连线相连， 其他层金属焊盘悬空。
可选地，所述第二焊盘的尺寸大于0.1 μ m。
相应地，本发明还提供一种对具有上述测试结构的集成电路进行测试的方法， 包括以适用第一焊盘的探针对第一焊盘进行点针并测量获取相应的电学参数；以纳米 探针或普通探针对集成电路内部特定测试区域处的第二焊盘进行点针并测量来获取相应 的电学参数。
可选地，当对集成电路内部的金属连线进行点针并测量时，可以纳米探针依次 对测试区域内并联于金属连线上的相邻第二焊盘进行点针并测量来进行自动测试。
可选地，当对集成电路内部的金属连线进行点针并测量时，可以纳米探针对测 试区域内并联于金属连线上的第二焊盘进行二分法点针并测量来进行自动测试。
与现有技术相比，上述测试结构及测试方法具有以下优点所述第二焊盘的尺 寸大于集成电路内部金属连线以及集成电路的最小特征尺寸，相对于以纳米探针直接对 集成电路内部金属连线进行点针并测量，使用纳米探针或普通探针对所述第二焊盘点针 并测量来获取电学参数会更简单，且定位测试区域的效率会有较大提高。
相应地，基于所述理由，使用纳米探针或普通探针定位测试区域的准确度也更 尚ο
可选方案中，所述堆栈结构的第二焊盘，由于其中的一层金属焊盘分别与相应 层金属连线相连，因而在不对集成电路进行破坏性剥离的情况下，就可以进行跨层金属 连线的测试。因此，测试的效率相对于需先进行破坏性剥离的情况有了较大提高，且也 节约了测试成本。
图1是现有技术的一种对集成电路内部金属连线进行测试的示意图2是现有技术的一种电迁移测试的示意图3是本发明测试结构的一种实施例示意图如是图3所示测试结构中的第二焊盘结构的一种实施例示意图4b是图3所示测试结构中的第二焊盘结构的另一种实施例示意图5a是对具有图如所示第二焊盘结构进行测试的一种实施例示意图恥是对具有图如所示第二焊盘结构进行测试的另一种实施例示意图。
具体实施方式
从前述对现有技术不足的说明可以看到，现有技术虽然采用了具有更小探针尺 寸的纳米探针技术，但由于集成电路中并没有与纳米探针技术相配合的测试结构，因而 在对集成电路内部进行测试时，仍会面临种种问题。
基于此，本发明在集成电路内部设置可以与纳米探针相适应的测试结构，使得 纳米探针可有效地在特定区域的测试中发挥作用。根据本发明测试结构的一种实施方 式，其包括第一焊盘和第二焊盘，所述第一焊盘分布于集成电路的周边区域，与集成电 路的引出线相连，所述第二焊盘并联于集成电路内部电路区域的金属连线上，且所述第 二焊盘的尺寸大于所述金属连线以及集成电路的最小特征尺寸，小于第一焊盘的尺寸。
例如，所述第二焊盘的尺寸可以为1 40 μ m，对于应用于纳米探针的情况，其 尺寸可以为1 10 μ m，而对于应用于普通探针的情况，其尺寸可以为10 40 μ m。此 处所示的第二焊盘的尺寸仅为举例，不应视为对第二焊盘尺寸的限制。所述第一焊盘可 以为标准焊盘。
上述实施方式中，所述第二焊盘的尺寸大于集成电路内部金属连线以及集成电 路的最小特征尺寸，相对于以纳米探针直接对集成电路内部金属连线进行点针并测量， 使用纳米探针对所述第二焊盘点针并测量来获取电学参数会更简单，且定位测试区域的 效率会有较大提高。
相应地，使用纳米探针定位测试区域的准确度也更高。
基于上述实施方式的原理，在集成电路内部的电路区域可以设置多种第二焊 盘，以适应不同的测试需求。以下将对此进行进一步举例说明。
参照图3所示，本发明测试结构的一种实施例，包括第一焊盘1和第二焊盘10， 其中，第一焊盘1分布于集成电路芯片的两边，其用于整片集成电路芯片的封装引出线 以及整片测试，而第二焊盘10则分布于集成电路芯片的四块电路区域内，其用于电路区 域的纠错及失效分析。
上述实施例中，所述第二焊盘10的结构可以包括多种形式，参照图4a所示，所 述第二焊盘结构的一种实施例中，第二焊盘11并联于多手指形状的金属连线上。位于集 成电路中器件区域的第二焊盘11的数量应考虑到不致影响器件的性能。当需要对图如 所示的一段金属连线进行测试时，只需将纳米探针20置于所述第二焊盘11上，即可获取 相应的电学参数。由于第二焊盘11的尺寸大于所述金属连线，纳米探针20就更容易放 置于其上，因此定位测试区域的效率及准确度都能得到提高。
所述第二焊盘的另一种实施例中，其具有堆栈结构。所述具有堆栈结构的第二 焊盘包括一层金属焊盘结合通孔的结构，或者多层金属焊盘结合通孔的结构。
对于一层金属焊盘结合通孔的结构，其可通过所述通孔并联于集成电路内部电 路区域的金属连线上。
参照图4b所示，在一种实现方式中，所述具有堆栈结构的第二焊盘中最低层金 属焊盘并联于需进行测试的一层金属连线上，该最低层金属焊盘的金属与所述需进行测 试的金属连线为同层金属。相应地，所述堆栈结构中金属焊盘的层数根据所并联的金属 连线所在金属层至顶层金属的层数来决定。例如第二焊盘12并联于上层金属连线30上，第二焊盘13并联于下层金属连线50上，则第二焊盘13相对于第二焊盘12会多一层金属 层及相应的通孔40。
继续参照图4b所示，在另一种实现方式中，所述具有堆栈结构的第二焊盘中某 一层金属焊盘并联于需进行测试的一层金属连线上，该层金属焊盘的金属与所述需进行 测试的金属连线为同层金属。例如，第二焊盘12、13的结构完全相同，区别仅在于第二 焊盘12通过所述上层金属连线30的同层金属焊盘并联于所述上层金属连线30，而第二焊 盘13通过所述下层金属连线50的同层金属焊盘并联于所述下层金属连线50。
根据实际需求，还可以在跨层金属连线的两端均设置具有堆栈结构的第二焊 盘，也就是说，在跨层金属连线的另一端的上层金属处并联一第二焊盘，在跨层金属连 线的另一端的下层金属处并联一第二焊盘。此种堆栈结构的第二焊盘常可用于电迁移测 试中，通过纳米探针21、22获取相应的电学参数。
本实施例堆栈结构的第二焊盘使得在电学测试中，可以应用纳米探针技术对跨 层金属连线进行测试。并且，显而易见地，在测试过程中无需对集成电路进行金属层的 破坏性剥离(剥层)。与此形成对比地，现有技术中若要进行跨层金属连线的测试时，通 常是对金属连线在某一层金属的部分进行测试，测试完成后通过腐蚀的方法去除该层金 属，使得下层金属层暴露出来，再对金属连线位于下层金属的部分进行测试。但该种腐 蚀的方法对腐蚀量的控制要求较为严格，且均勻性很难保证。若腐蚀不足，可能没有完 全去除需要去除的金属层，若腐蚀过量，则有可能损坏下层金属。并且，综合看来，现 有技术的该种方法仍然无法同时对跨层金属连线的每一部分进行测试，当两层金属连线 间的通孔出现问题时则无法测试到。因此，本实施例堆栈结构的第二焊盘实质对现有技 术的这一问题提供了解决方案。
另外，同样地，由于金属焊盘12、13的尺寸大于所述金属连线，纳米探针21、 22就更容易放置于其上，因此定位测试区域的效率及准确度都能得到提高。
本发明对具有上述测试结构的集成电路进行测试的方法的一种实施方式，包 括以适用第一焊盘的探针对第一焊盘进行点针并测量获取相应的电学参数；以纳米探 针对集成电路内部特定测试区域处的第二焊盘进行点针并测量来获取相应的电学参数。
上述实施方式中，先对第一焊盘进行点针并测量来测试整片集成电路芯片的功 能是否正确，若测试后发现集成电路芯片的功能出错，则继续以纳米探针对集成电路内 部的第二焊盘进行测试来定位导致功能出错的电路区域。
以下以对金属连线进行测试纠错的过程为例，对上述测试方法进行进一步说明。
参照图5a所示，对多手指形状的金属连线进行测试纠错的一种实施例可以包 括以纳米探针23依次对测试区域内并联于多手指形状的金属连线上的相邻第二焊盘14 进行点针并测量。通过依次对相邻第二焊盘14进行点针并测量获取相应电学参数，来判 断是哪两个第二焊盘14间的金属连线出现问题。若并联于多手指形状的金属连线上的各 第二焊盘14间的距离相等，则所述的点针并测量过程还可自动进行。只需预先设置好每 次点针并测量两个纳米探针23的间距以及两次点针并测量间的移动距离即可。
参照图5b所示，对多手指形状的金属连线进行纠错的另一种实施例可以包括 以纳米探针23依次对测试区域内并联于多手指形状的金属连线上的第二焊盘14进行二分法点针并测量。也就是说，先以纳米探针对对于测试区域两端的第二焊盘15进行点针并 测量，然后对测试区域对半划分，以纳米探针M对测试区域对半划分后的区域两端的第 二焊盘15进行点针并测量，接着再对划分后的区域再次对半划分，以纳米探针M对再次 对半划分后的区域两端的第二焊盘15进行点针并测量......所述对第二焊盘进行二分法点针并测量，相对于依次对相邻第二焊盘进行点针并测量，其定位出错区域的速度更快。 并且，同样地，若并联于多手指形状的金属连线上的各第二焊盘15间的距离相等，则所 述的点针并测量过程还可自动进行。只需预先设置好每次点针并测量两个纳米探针M的 间距以及两次点针并测量间的移动距离即可。
综上所述，将第二焊盘并联于集成电路内部的金属连线上，由于所述第二焊盘 的尺寸大于集成电路内部金属连线以及集成电路的最小特征尺寸，相对于以纳米探针直 接对集成电路内部金属连线进行点针并测量，使用纳米探针或普通探针对所述第二焊盘 点针并测量来获取电学参数会更简单，且定位测试区域的效率会有较大提高。相应地， 基于所述理由，使用纳米探针或普通探针定位测试区域的准确度也更高。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技 术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护 范围应当以权利要求所限定的范围为准。
权利要求
1.一种测试结构，其特征在于，包括第一焊盘和第二焊盘，所述第一焊盘分布于集 成电路的周边区域，与集成电路的引出线相连，所述第二焊盘连接于集成电路内部电路 区域的金属连线上，且所述第二焊盘的尺寸大于所述金属连线以及集成电路的最小特征 尺寸，小于第一焊盘的尺寸。
2.如权利要求1所述的测试结构，其特征在于，所述第二焊盘为单层金属焊盘，所述 金属为集成电路内部电路区域的金属连线所在层金属。
3.如权利要求1所述的测试结构，其特征在于，所述第二焊盘包括一层或多层金属焊 盘及通孔构成的堆栈结构，所述堆栈结构中最低层金属焊盘并联于集成电路内部电路区 域的相应层金属连线。
4.如权利要求1所述的测试结构，其特征在于，所述第二焊盘包括一层或多层金属焊 盘及通孔构成的堆栈结构，所述堆栈结构中与集成电路内部电路区域的金属连线同层的 金属焊盘与所述金属连线相连，其他层金属焊盘悬空。
5.如权利要求1所述的测试结构，其特征在于，所述第二焊盘的尺寸大于0.1μ m。
6.如权利要求5所述的测试结构，其特征在于，所述第二焊盘的尺寸为1 40μ m。
7.如权利要求6所述的测试结构，其特征在于，所述第二焊盘的尺寸为1 10μ m。
8.如权利要求6所述的测试结构，其特征在于，所述第二焊盘的尺寸为10 40 μ m。
9.一种对具有如权利要求1至8任一项所述的测试结构的集成电路进行测试的方法， 包括以适用第一焊盘的探针对第一焊盘进行点针并测量相应的电学参数；以纳米探 针或普通探针对集成电路内部特定测试区域处的第二焊盘进行点针并测量相应的电学参 数。
10.如权利要求9所述的测试方法，其中，当对集成电路内部的金属连线进行点针并 测量时，以纳米探针依次对测试区域内并联于金属连线上的相邻第二焊盘进行点针并测量。
11.如权利要求10所述的测试方法，其中，所述点针并测量为自动测试。
12.如权利要求9所述的测试方法，其中，当对集成电路内部的金属连线进行点针 并测量时，以纳米探针对测试区域内并联于金属连线上的第二焊盘进行二分法点针并测量。
13.如权利要求12所述的测试方法，其中，所述点针并测量为自动测试。
全文摘要
一种测试结构及测试方法。所述测试结构包括第一焊盘和第二焊盘，所述第一焊盘分布于集成电路的周边区域，与集成电路的引出线相连，所述第二焊盘连接于集成电路内部电路区域的金属连线上，且所述第二焊盘的尺寸大于所述金属连线以及集成电路的最小特征尺寸，小于第一焊盘的尺寸。所述测试结构及测试方法定位测试区域的效率有较大提高。相应地，基于所述理由，使用探针定位测试区域的准确度也更高。
文档编号G01R31/28GK102023236SQ20091019563
公开日2011年4月20日 申请日期2009年9月11日 优先权日2009年9月11日
发明者郭强, 龚斌 申请人:中芯国际集成电路制造(上海)有限公司