专利名称：开口填充材料的缺陷检测方法
技术领域：
本发明涉及半导体制造和检测领域，特别涉及一种开口填充材料的缺陷检测方法。
背景技术：
在半导体制造过程中，会涉及到各种填充工艺，在晶圆上形成沟槽或者通孔，之后 在所述沟槽或通孔中进行填充，形成各种结构，如浅沟槽隔离结构(STI，shallow trench isolation)、金属互连层等。随着半导体工艺水平的发展，其特征尺寸(⑶，critical dimension)不断减小，如果填充工艺中存在问题，使得填充材料中存在有缺陷，如空隙 (void)缺陷、填充残留物缺陷等，将会严重影响填充效果乃至器件的可靠性。以浅沟槽隔离结构为例，其一般用于器件之间的绝缘隔离，主要形成过程主要包 括在半导体基底上形成沟槽；在所述沟槽中填充介质材料，一般为氧化硅。如果在填充的 过程中有缺陷形成，就会影响后续的工艺。例如，在填充过程中有空隙缺陷形成，则会影响 浅沟槽隔离结构的隔离性能，而且在后续形成其他膜层的过程中，其他膜层的材料可能会 进入所述空隙，造成浅沟槽隔离结构中的介质材料的击穿电压(Voltage breakdown)下降， 影响器件的性能和可靠性。专利号为ZL200510056199. 0的中国专利中公开了一种浅沟槽隔离结构的缺陷检 测方法和相应的设备，包括在浅沟槽隔离结构中的填充介质材料之上形成导电薄膜，在所 述导电薄膜和半导体基底之间施加电压，使得缺陷区域被击穿，从而达到缺陷检测的目的。 上述方法需要在填充介质材料上形成导电薄膜，并且需要专门的检测设备，检测过程比较 复杂而且成本较高，另外，所述导电薄膜的形成质量也会影响检测过程，如果其质量较差， 会对检测结果造成干扰。现有技术的一般做法是进行抽样切片检测，由于填充工艺后，诸如空隙、填充残留 物等缺陷一般都存在于填充材料内部，因此通过切片来确认其内部是否有残留的缺陷，具 体包括；提供半导体基底，所述半导体基底中形成有浅沟槽隔离结构；选择抽样检测点，一 般为所述半导体基底的中心或者边缘区域；对所述抽样检测点部分的半导体基底进行切 片，制作成样品，在透射电子显微镜(TEM)下进行观测，检测其中是否存在有空隙缺陷或者 其他缺陷。但是，在实际生产工艺中，半导体基底上会形成有大量的浅沟槽隔离结构，上述 方法只能检测到其中的抽样检测点处的填充质量，由于成本和时间等因素的限制，抽样检 测点的数量往往较少，使得样本空间较小，导致精度较差，并不能精确反映整个半导体基底 范围内各个部分的填充质量，往往会造成问题的遗漏。而且由于制作透射电子显微镜样品 和检测的过程成本非常高，工艺循环时间很长，成本较高。因此，需要一种新的开口填充材料的缺陷检测方法，以有效的降低工艺时间和成 本。
发明内容
本发明解决的问题是提供一种开口填充材料的缺陷检测方法，有效的降低工艺时 间和成本。为解决上述问题，本发明提供了一种开口填充材料的缺陷检测方法，包含下列步骤提供半导体基底，所述半导体基底内形成有开口，所述开口内通过填充工艺形成 有填充材料；对所述填充材料的表面进行平整化；对所述平整化后的填充材料的表面进行缺陷扫描。可选的，所述缺陷扫描的方法为使用扫描电子显微镜对所述填充材料的表面进行 观测。可选的，所述方法还包括对缺陷的数量进行统计，并设定阈值，如果缺陷的数量大 于所述阈值，则检测结果判定为未通过。可选的，所述平整化的方法为化学机械抛光(CMP)。可选的，所述开口为浅沟槽隔离结构。可选的，所述填充工艺为化学气相沉积(CVD)或高密度等离子体化学气相沉积 (HDP CVD)。可选的，所述填充材料为介质材料。可选的，所述填充材料为氧化硅(SiO2)。与现有技术相比，上述技术方案具有以下优点首先对填充材料的表面进行平整 化，然后对填充材料的表面进行全局的缺陷扫描，通过暴露在表面的缺陷来评估填充材料 的填充质量，降低了工艺时间和成本。
图1是本发明实施例的开口填充材料的缺陷检测方法的流程示意图；图2至图5是本发明实施例的浅沟槽隔离结构的填充过程的剖面结构示意图；图6是本发明实施例的开口填充材料的缺陷检测方法对应的剖面结构示意图。
具体实施例方式在填充工艺中，由于工艺参数设置不当等原因，往往会造成形成的填充材料中有 缺陷存在，影响器件的可靠性。现有技术一般是选取抽样检测点并通过切片观测的方法来 对缺陷进行检测，切片及制备样品的过程比较复杂，花费的工艺时间较长，成本较大。本发明实施例首先对填充材料的表面进行平整化，然后对填充材料的表面进行全 局的缺陷扫描，可以全面的反映填充工艺的填充效果，降低工艺时间和成本。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施方式
做详细的说明。在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不 同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类 似推广。因此本发明不受下面公开的具体实施方式
的限制。现有技术是通过切片观测的方法来检测填充材料中是否有残留的缺陷，时间消耗较高且检测精度受抽样数量的影响。尤其地，在开口内填充材料后，由于工艺参数设置不 当、工艺环境污染等问题，会造成填充材料的台阶覆盖率(step coverage)较低，使得填充 后的材料内有部分残留的空隙缺陷。现有技术往往是在整个半导体基底范围内选择抽样点 进行切片并制备样品进行检测，但是，由于所述半导体基底内往往形成有大量的沟槽开口 结构，如果抽样点较少，可能会造成问题的遗漏，如理论上存在的最坏情况各处抽样点的 填充材料中并没有发现空隙缺陷，而实际上，抽样点以外的开口填充材料中则大量存在空 隙缺陷，这样就降低了检测精确度。如果抽样点较多，则会增加时间和成本方面的消耗。发明人通过研究发现，诸如空隙缺陷等各种缺陷在被填充沟槽中的位置分布基本 符合平均分布，因此，在填充工艺结束后对形成的填充材料表面进行平整化，将有部分缺陷 暴露在填充材料表面，从而可以通过简单的表面观测方法对填充材料的表面进行扫描，通 过检测暴露在表面的缺陷，来衡量填充材料的整体填充质量。由于表面检测比较简单，因此 可以降低工艺时间和成本。图1给出了本发明实施例的流程示意图。如图1所示，执行步骤Si，提供半导体 基底，所述半导体基底内形成有开口，所述开口内通过填充工艺形成有填充材料；执行步骤 S2，对所述填充材料的表面进行平整化；执行步骤S3，对所述平整化后的填充材料的表面 进行缺陷扫描。本实施例以浅沟槽隔离结构形成过程中的空隙缺陷检测为例，图2至图5为本发 明实施例的浅沟槽隔离结构的填充过程的剖面结构示意图。下面结合图1对本发明的实施 例进行详细说明。参考图1和图2至图4，执行步骤Si，提供半导体基底，所述半导体基底内形成有 开口，所述开口内通过填充工艺形成有填充材料。下面结合图2至图4对本步骤进行详细 说明。如图2所示，提供半导体基底100，所述半导体基底100表面形成有硬掩膜层(hard mask)101。所述半导体基底100的材质可以是单晶硅、多晶硅、非晶硅中的一种，所述半导体 衬底100还可以是绝缘体上硅(SOI，Silicon On Insulator)结构或硅上外延层结构。所述硬掩膜层101的材料为氮化硅(Si3N4)或者氮氧化硅(SiON)或者两者的叠层 结构。所述硬掩膜层101的形成方法可以为等离子体增强型化学气相沉积(PECVD)或者低 压化学气相沉积(LPCVD)工艺。本实施例中硬掩膜层101优选的材料为氮化硅，优选的形 成方法为低压化学气相沉积，其厚度为200至500 A,优选为300 A。所述硬掩膜层101可以 对半导体基底100的硅材料起到保护作用，并且在后续工艺的平整化过程中可以作为终止 层，防止半导体基底100在平整化过程中受到损伤。如图3所示，对所述硬掩膜层101和半导体基底100进行刻蚀，形成开口 110，所 述开口 110延伸至所述半导体基底100内。所述开口 100的具体形成过程包括在所述硬 掩膜层101表面旋涂光刻胶形成光刻胶层(未示出)；对所述光刻胶层进行图案化，形成开 口 110的图形；以所述图案化的光刻胶层为掩膜对所述硬掩膜层101和半导体基底100进 行刻蚀，形成开口 110，所述开口 110延伸至半导体基底100内。本实施例中的刻蚀过程采 用干法刻蚀，所述干法刻蚀中采用的刻蚀气体为含氟的化合物气体。如图4所示，在所述开口 110中进行介质材料填充。具体包括现在所述开口 110
5的底部和侧壁形成衬垫层(liner) 102，其形成方法可以为原位水汽生成(in-situ stream generation =ISSG)退火工艺，也可以采用热氧化工艺；之后，在所述开口 110内进行介质材 料填充工艺，形成介质层103，所述填充工艺为化学气相沉积或高密度等离子体化学气相沉 积。本实施例中，所述衬垫层102的形成方法为热氧化法，其具体材料为氧化硅；所述介质 层103的材料为氧化硅，其填充工艺优选为高密度等离子体化学气相沉积。在填充过程中， 为了保证对开口 110进行完全填充，会有部分介质材料溢出开口 110覆盖在所述硬掩膜层 101的表面上。参考图1和图5，执行步骤S2，对所述填充材料的表面进行平整化。本实施例中具 体包括对所述介质层103的表面进行平整化，将覆盖在所述硬掩膜层101表面上的部分 介质层103去除。本实施例中平整化过程采用的方法为化学机械抛光对介质层103进行研 磨，并利用终点检测技术(Endpoint)研磨至所述硬掩膜层101。由于现有技术在形成浅沟 槽隔离结构的过程中，也要对填充材料的表面进行平整化，因此，与现有技术相比，本技术 方案并没有增加额外的步骤。对于其他不需要进行平整化的填充工艺，则需要增加本步骤 来对填充材料进行平整化，使得其内部的缺陷有一定概率能够暴露在填充材料的表面，具 体原因见下文描述。参考图1，执行步骤S3，对所述平整化后的填充材料的表面进行缺陷扫描。发明人经过研究发现，对于常见的填充工艺来说，如化学气相沉积、高密度等离子 体化学气相沉积等，形成的填充材料中残留的空隙缺陷在开口中的位置分布大致符合均勻 分布，因此，在经过平整化之后，部分靠近硬掩膜层101的空隙缺陷会暴露在平整化后的填 充材料的表面，如图6所示，空隙缺陷103a暴露在所述介质层103的表面上。需要说明的 是，所述图6仅是示意图，实际生产中，半导体基底100内往往会形成有大量浅沟槽隔离结 构，如果填充材料中有缺陷存在，则有一定比率的缺陷能够暴露在填充材料的表面，填充工 艺的填充质量越差、存在的缺陷总数越多，则暴露在整个表面的缺陷就越多。本发明的技术 方案通过表面扫描对填充材料的表面进行全局的缺陷检测，通过对暴露于表面的缺陷的检 测，来间接检测填充材料的整体缺陷情况。可以根据全局表面扫描发现的缺陷数量来衡量 整个半导体基底范围内的缺陷的总数，表面缺陷的数量越大，则缺陷总数就越大，从而以此 来判定检测结果是否通过。本实施例中主要是对空隙缺陷进行扫描，所述缺陷扫描的方法为使用扫描电子显 微镜(SEM)对所述填充材料的表面进行观测，并对发现的空隙缺陷数量进行统计，将统计 所得的缺陷数与预先设定的阈值进行比较，如果缺陷数大于阈值，则表明空隙缺陷的数量 过多，检测结果判定为未通过，停止对该半导体基底进行其他后续的工艺步骤，并需要对具 体工艺参数、工艺环境、设备等进行调整。与现有技术相比，本实施例能够及时发现问题，避 免切片过程造成的工艺周期较长的问题，降低了工艺时间和成本。其中，所述阈值的具体确 定方法取决于实际工艺中半导体基底的大小，沟槽数量等因素。上述实施例是对浅沟槽隔离结构形成过程中的空隙缺陷进行检测，本发明的技术 方案还可以应用于其他填充工艺中各种内部缺陷的检测，如栓塞及互连结构的填充工艺 中，在开口中电镀填充钨或者铜等金属后，对填充材料的表面进行平整化，之后再进行表面 缺陷扫描，扫描暴露在表面的空隙缺陷、残留物缺陷等，用于检测填充工艺的整体填充质量。
综上所述，本发明在填充工艺结束之后，对填充材料的表面进行平整化，通过常规 的表面检测方法来完成检测过程，与现有技术通过切片制作透射电子显微镜样品和检测的 过程相比，降低了工艺时间和成本。本发明通过表面缺陷扫描对整个半导体基底范围内的填充材料表面进行缺陷扫 描，以此来检测评估填充材料的填充质量，与现有技术相比，其检测精度不依赖于抽样点的 数量，检测过程覆盖范围包括了整个半导体基底的表面，从而在一定程度上保证了检测精 确度。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域 技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发 明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明 的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案 的保护范围。
权利要求
1.一种开口填充材料的缺陷检测方法，其特征在于，包括提供半导体基底，所述半导体基底内形成有开口，所述开口内通过填充工艺形成有填 充材料；对所述填充材料的表面进行平整化； 对所述平整化后的填充材料的表面进行缺陷扫描。
2.根据权利要求1所述的开口填充材料的缺陷检测方法，其特征在于，所述缺陷扫描 的方法为使用扫描电子显微镜对所述填充材料的表面进行观测。
3.根据权利要求1所述的开口填充材料的缺陷检测方法，其特征在于，还包括对缺陷 的数量进行统计，并设定阈值，如果缺陷的数量大于所述阈值，则检测结果判定为未通过。
4.根据权利要求1所述的开口填充材料的缺陷检测方法，其特征在于，所述平整化的 方法为化学机械抛光。
5.根据权利要求1所述的开口填充材料的缺陷检测方法，其特征在于，所述开口为浅 沟槽隔离结构。
6.根据权利要求5所述的开口填充材料的缺陷检测方法，其特征在于，所述填充工艺 为化学气相沉积或高密度等离子体化学气相沉积。
7.根据权利要求5所述的开口填充材料的缺陷检测方法，其特征在于，所述填充材料 为介质材料。
8.根据权利要求7所述的开口填充材料的缺陷检测方法，其特征在于，所述填充材料为氧化硅。
全文摘要
一种开口填充材料的缺陷检测方法，包括提供半导体基底，所述半导体基底内形成有开口，所述开口内形成有填充材料；对所述填充材料的表面进行平整化；对所述平整化后的填充材料的表面进行缺陷扫描。本发明有效的降低了工艺时间和成本。
文档编号G01N23/225GK102074488SQ20091022188
公开日2011年5月25日 申请日期2009年11月19日 优先权日2009年11月19日
发明者卜维亮, 平延磊, 李健, 李勇 申请人:无锡华润上华半导体有限公司, 无锡华润上华科技有限公司