专利名称：适于源漏导通检测的检测结构及其检测方法
技术领域：
本发明涉及集成电路技术领域，具体涉及一种适于源漏导通检测的检测结构及其检测方法。
背景技术：
在实际的晶体中，由于晶体形成条件、原子的热运动及其它条件的影响，原子的排列不可能那样完整和规则，往往存在偏离了理想晶体结构的区域。这些与完整周期性点阵结构的偏离就是晶体中的缺陷，它破坏了晶体的对称性。晶体缺陷(Crystal Defects)包括面缺陷、线缺陷和点缺陷，均对晶体的物理性质具有极其重要的影响。在集成电路制造中，晶体缺陷很容易导致成品集成电路中的CMOS发生源漏之间漏电导通。对进行了源漏注入的晶圆进行是否发生源漏导通的检测，是保证成品的质量关键。目前的检测手段包括一种为，在晶圆加工完成后进行电测试；另外一种是通过莱特腐蚀(Wright Etch)的方法，即利用化学试剂对晶圆进行破坏性腐蚀，观察是否有晶体缺陷的位置腐蚀速率较快的位置，来检测是否存在晶体缺陷。前一种方法，由于加工已经完成，经过多道工艺成型的晶圆成为废品，该方法发现问题时间较晚。后一种方法，其为一种破坏性测试手段，测试后无法对晶圆继续进行加工；另外技术人员对腐蚀速率的观察也不容易做到及时准确。另外，现有技术中有一种E-Beam(电指示)检测的技术手段，其是利用电压对比度 (VC,voltage contrast)的进行检测的方法，接通电路后，通过观察源漏上方连接的外延金属(钨塞)的明暗程度，判断其间的电压情况，进而判断是否有漏电流存在。
发明内容
有鉴于此，本发明的主要目的是针对现有的测试源漏导通检测的手段不适于及时检测和清楚观察的技术问题，提供一种利用电压对比度的检测方法，适于源漏导通检测的检测结构及其检测方法。为达到上述目的，本发明提供的技术方案如下—种适于源漏导通检测的检测结构，其设置于衬底上，包括至少一个水平截面为中空的多边形的有源区环，每个所述有源区环上设有至少一个多晶硅栅，所述多晶硅栅与其两侧所述有源区环构成MOS结构。在上述技术方案中，所述有源区环的水平截面为矩型。在上述技术方案中，所述多晶硅栅的水平截面为中空的矩型环状结构。在上述技术方案中，共包括2个所述有源区环。在上述技术方案中，所述多晶硅栅与其两侧所述多晶硅环构成MOS结构为NM0S， 则在进行电压对比度的检测时，利用正电压扫描检测。在上述技术方案中，所述多晶硅栅与其两侧所述多晶硅环构成MOS结构为PM0S， 则在进行电压对比度的检测时，利用负电压扫描检测。
一种上述检测结构的检测方法，包括以下步骤对MOS结构中的源漏连接的外延金属施加电压，通过观察所述外延金属的明暗变化判断是否出现源漏导通，具体包括当所述MOS结构为NMOS结构，则对其中的所述外延金属施加正电压，如所述外延金属由暗变亮则可判断所述NMOS结构有源漏导通；当所述MOS结构为PMOS结构，则对其中的所述外延金属施加负电压，如所述外延金属由亮变暗则可判断所述PMOS结构有源漏导通。在上述技术方案中，所述外延金属为钨塞。本发明的适于源漏导通检测的检测结构具有以下的有益效果本发明的适于源漏导通检测的检测结构，利用水平截面为中空的多边形的有源区环以及多晶硅栅，在所述有源区环的至少一个边上，形成了 NMOS或者PM0S，所述有源区环在多个弯角处很容易出现晶体缺陷。对于本发明的检测结构，适于利用E-beam检测的方法检测外延金属的电压对比度，通过的明暗程度观察，可以清楚显示出上述检测结构中是否存在源漏导通，进而，可以判断得出晶圆上是否存在源漏导通。由于发现问题的时间早，也就可以做到避免了不必要的，对于废品的后续加工。本发明的适于源漏导通检测的检测结构，有源区环为闭合的环形结构，这样在所述有源区环的多个弯角出的应力不会释放到所述有源区环的外部，所以这种闭合结构的有源区环，在多个弯角处更容易出现晶格缺陷，所以所述检测结构可以更加灵敏的检测出是否存在由于晶体缺陷产生的源漏导通。
图1本发明的适于源漏导通检测的检测结构一种具体实施方式
的俯视结构示意图；图2是图1所示的检测结构中的一个MOS结构的纵剖面结构示意图。
具体实施例方式为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例， 对本发明进一步详细说明。实施例1图1和图2显示了本发明的适于源漏导通检测的检测结构的具体实施方式
。如图 1所示，所述检测结构设置于衬底上。在所述衬底上设有两个水平截面为中空的矩形的有源区环103，两个所述有源区环103的由各一个角相互连通，如图1所示。所述衬底上还设有一个水平截面为中空矩形的多晶硅环101，该多晶硅环101分别与两个所述有源区环103 相交。从而在两个所述多晶硅环103中的靠近中心的4条边上形成了 4个MOS结构。在所述多晶硅环101的每条边的两侧的对称位置均设有一个外延金属102，位于所述多晶硅环101中空的部分的所述外延金属102较多，共设有6个，该外延金属102为钨塞。如图2所示，由于所述衬底上的有源区为磷参杂，所以本具体实施方式
中MOS结构为 NMOS结构。所述外延金属102与源/漏极105相连通，所述外延金属102之间设有电介质 104，所述外延金属102为金属钨(也可以为其他的导电金属)，而所述电介质104为氧化硅
4材料(也可以为其他的绝缘材料)。所述多晶硅环101的上方，以及所述多晶硅环101的各个侧面与所述外延金属102之间，均填充有电介质104，图1为了将多晶硅101的结构表示清楚，没有将其上方以及两侧的所述电介质104表示出来。对于本发明的由4个NMOS结构组成的检测结构，利用电压对比度的方法进行检测时可以采用以下的检测方法将所述外延金属102的钨塞加以正电偏压，并利用电压对比度的工作原理，正常情况钨塞暗的，如果有漏电，就会变亮。NMOS适合用正电压模式扫描检测漏电，这是因为对于NMOS结构来说，在正电压扫描检测模式下，正常情况所述外延金属 102是暗的，如果有漏电，就会变亮；在负电压扫描检测模式下，正常情况所述外延金属102 是亮的，如果有漏电，仍然是亮的。因此，NMOS适合用正电压模式扫描检测漏电。在其他的具体实施方式
中，对于由多个PMOS结构组成的检测结构适合用负电压模式扫描检测漏电。其检测方法具体为将所述外延金属的钨塞加以负电偏压，并利用电压对比度的工作原理，正常情况钨塞亮的，如果有漏电，就会变暗。这是因为，在负正电压扫描检测模式下，正常情况外延金属是亮的，如果有漏电，就会变暗；在正电压扫描检测模式下， 正常情况外延金属是亮的，如果有漏电，仍然是亮的。PMOS结构组成的检测结构适合用负电压模式扫描检测漏电在其他的具体实施方式
中，有源区环的结构也可以是中空的五边形或者六边形， 有源区环的多条边可以形成多个NMOS或者PMOS结构，所述有源区环在多个弯角处容易产生晶格缺陷。然后，我们可以利用E-beam检测方法，判断是否出现源漏导通，也就判断出晶圆上是否有晶格缺陷存在。本发明的检测结构，适于利用E-beam检测的方法，简单清楚的检测源漏导通；由于发现问题的时间早，也就可以避免不必要的，对于废品的后续加工步马聚ο以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
权利要求
1.一种适于源漏导通检测的检测结构，其设置于衬底上，其特征在于，包括至少一个水平截面为中空的多边形的有源区环，每个所述有源区环上设有至少一个多晶硅栅，所述多晶硅栅与其两侧所述有源区环构成MOS结构。
2.根据权利要求1所述的检测结构，其特征在于，所述有源区环的水平截面为矩型。
3.根据权利要求1所述的检测结构，其特征在于，所述多晶硅栅的水平截面为中空的矩型环状结构。
4.根据权利要求1所述的检测结构，其特征在于，共包括2个所述有源区环。
5.根据权利要求1-4任一所述的检测结构，其特征在于，所述多晶硅栅与其两侧所述多晶硅环构成MOS结构为NM0S，则在进行电压对比度的检测时，利用正电压扫描检测。
6.根据权利要求1-4任一所述的检测结构，其特征在于，所述多晶硅栅与其两侧所述多晶硅环构成MOS结构为PM0S，则在进行电压对比度的检测时，利用负电压扫描检测。
7.—种权利要求1所述的检测结构的检测方法，其特征在于，包括以下步骤对MOS结构中的源漏连接的外延金属施加电压，通过观察所述外延金属的明暗变化判断是否出现源漏导通，具体包括当所述MOS结构为NMOS结构，则对其中的所述外延金属施加正电压，如所述外延金属由暗变亮则可判断所述NMOS结构有源漏导通；当所述MOS结构为PMOS结构，则对其中的所述外延金属施加负电压，如所述外延金属由亮变暗则可判断所述PMOS结构有源漏导通。
8.根据权利要求7所述的检测方法，其特征在于，所述外延金属为钨塞。
全文摘要
本发明提供了一种适于源漏导通的检测结构，其设置于衬底上，包括至少一个水平截面为中空的多边形的有源区环，每个所述有源区环上设有至少一个多晶硅栅，所述多晶硅栅与其两侧所述有源区环构成MOS结构。本发明的检测结构，适于利用E-beam检测的方法检测外延金属的电压对比度，通过的明暗程度观察，可以清楚显示出上述检测结构中是否存在源漏导通，进而，可以判断得出晶圆上是否存在源漏导通。由于发现问题的时间早，也就可以做到避免了不必要的对于废品的后续加工。
文档编号G01R31/02GK102569116SQ20101061462
公开日2012年7月11日 申请日期2010年12月30日 优先权日2010年12月30日
发明者吴浩, 李彬, 李鹤鸣, 王璐 申请人:中芯国际集成电路制造(上海)有限公司