专利名称：一种高精度电迁移预警电路的制作方法
技术领域：
本发明涉及预警电路，尤其涉及一种电迁移预警电路。
背景技术：
在特征尺寸不断缩小、集成度和芯片面积以及实际功耗不断增加的背景下，物理极限的逼近使影响集成电路可靠性的各种失效机理效应敏感度增强，设计和工艺中需要考虑和权衡的因素大大增加，可靠性容限趋于消失，从而使可靠性问题面临巨大的挑战。在诸多集成电路可靠性问题中，金属互连线的电迁移是集成电路失效的主要原因之一，电迁移容易造成金属导线的开路和短路，造成互连线的电阻值发生改变。在器件的尺寸不断变小的情况下，金属导线的宽度不断减小，电流密度不断增加，因此电迁移现象对集成电路的危害不断增加。另外，随着电路集成度的提高，互连线尺寸的缩短，强电场产生的热载流子急剧增加，器件偏置在标准工作状态的时间很少，所以使用现有的外推法预测寿命越来越无效。而且，外推预测寿命的方法需要进行非常复杂的仿真，对退化电路的仿真的迭代性使这种设计方法的周期更长。因此，对电迁移现象的研究越来越得到重视。电子故障预测和健康管理(ElectronicPrognostics and Health Management, EPHM)技术是一种新兴的以失效物理为基础，用于预测和评估电子产品(或系统)在实际环境中的可靠性的技术。与传统的故障诊断技术相比，它可以对电子系统的故障尽早监测和识别，并具备对电子系统的健康进行管理、状态进行预测的能力。EPHM技术在芯片和元器件级的可靠性分析与寿命预测方面有研究进展，各种基于EPHM技术的寿命预测方法已开始应用于芯片和器件级电子产品。由于成本的问题，针对单芯片的EPHM技术研究较少，近年来许多研究机构就已提出设计预警电路的思想。根据电路中的具体失效机理设计的预警芯片可以在芯片失效之前及时地发出预警信号。可集成的电迁移预警电路属于EPHM技术的一个重要分支，它利用片内的可靠性监视器，能够在器件退化到指定界限时发出报警信号，从而降低了对可靠性建模的依赖，避免系统的致命故障。Mishra等人最早在同一芯片上设计故障预测单元进行IC电路级的健康管理，其设计在Ridgetop集团实现商业应用，预警芯片应用于O. 35,0. 25和O. 18 μ m CMOS 工艺的早期失效预警。其中，美国Ridgetop集团报道了一种电迁移预警电路方案(Patent No. US7271608 BI)，该预警电路采用了一个阻值分别相同的电阻电桥式结构，以及具有 “阈值门限”的比较器。电阻发生电迁移后，在电桥之间会产生一个电压差，当电压差达到设定阈值时，比较器输出发生翻转，进而实现电迁移预警功能。但是该预警电路要求使用阻值分别相同的电阻电桥式结构，然而实际工艺中，电阻值有一个相当大的波动范围，电阻本身的大小是无法精确控制的，因此实际应用中难以实现；并且，该预警电路中比较器的“阈值门限”的大小是利用差分输入管或负载管的尺寸不对称来获得的，实际工艺中，其大小难以精确控制；此外，该预警电路中比较器的门限阈值事实上是人为引入的失调电压，而对于工艺引入的不必要失调，传统的失调消除技术无法将其消除。
发明内容
针对现有技术的缺点，本发明的目的是提供一种高精度电迁移预警电路，能够在金属导线电迁移发生到一定程度时准确地给出预警信号。为了实现上述目的，本发明的技术方案为一种高精度电迁移预警电路，它包括互连线测试结构、两级低增益放大器、高增益比较器和输出级，互连线测试结构的输出端与两级低增益放大器的输入端相连，两级低增益放大器的输出端与高增益比较器的输入端连接，高增益比较器的输出端与输出级连接。优选地，所述互连线测试结构包括金属导线15、金属导线16、多晶硅电阻17、多晶硅电阻18、应力电流源11、测试电流源12、二极管连接方式的NMOS管19、开关13、开关14。 所述金属导线15、金属导线16的长度、宽度均相同，所述多晶硅电阻17、多晶硅电阻18的阻值大小之比为I : I. 2;所述金属导线15、金属导线16串联后与多晶硅电阻17、多晶硅电阻18串联后并联；所述测试应力电流源11通过开关13连接到金属导线15、金属导线16 的串联交点处，所述金属导线16与多晶硅电阻18的交点通过开关13连接到地；所述二极管连接方式的NMOS管19的漏端接到金属导线16与多晶硅电阻18的交点处，源端接地；所述测试电流源12通过开关14连接到金属导线15与多晶硅电阻17的交点处；从所述金属导线15、金属导线16的交点处以及多晶硅电阻17、多晶硅电阻18的交点处分别引出互连测试结构的输出信号。优选地，所述两级低增益放大器的第一级通过开关25与互连线测试结构的两个输出分别相连接。第一级放大器的输出通过电容26与第二级放大器的输入相连,第二级放大器的输出连接电容26，电容26的另一侧为两级低增益放大器模块的输出。所述两级增益放大器的每一级都有一个共模电压通过开关24与放大器输入端相连接。本模块的输出端也有同样的共模电压通过开关24与输出端相连。所述与共模电压相连的开关24同时导通或关断。当开关24导通，开关25关断时，该模块处于自消除误差状态，比较器的失调电压经放大后存储到电容26中；当开关25闭合，开关24断开时，比较器处于比较状态，前一级输入的差分信号与比较器的失调电压的和经放大后存储到电容上，此时失调电压引起的电容上电荷的变化恰好与自消除误差状态时电容上存储的失调电压引起的电荷相抵消，因此失调电压得以消除。高增益比较器的输入端与所述的两级低增益放大器的输出端相连，高增益比较器的增益很大，能将前级输入的差分信号进一步放大。输出级与所述的高增益比较器的输出相连。输出级将高增益比较器的输出经过整形输出标准的数字信号。本电路工作在两种状态应力状态、测试状态。在应力状态，应力电流流过金属导线16，使导线发生电迁移，同时低增益比较器电路处于自消除误差状态，开关42断开，开关 41导通，最终输出为高电位；在测试状态，开关42导通，开关41断开，测试电流流过金属导线和多晶硅电阻组成的网络，此时比较器检测两条金属导线中间电压值与多晶硅电阻中间电压值的大小，若金属导线16由于电迁移引起的阻值改变未超过20%，则两条金属导线的中间电压值小于两条多晶娃电阻的中间电压值，此时输出级的输出端为低电位；反之，若金属导线16因电迁移引起的阻值改变超过20%，则最终输出为高电位。与现有技术相比，本发明采用了非相等电阻电桥式结构，其阻值为R和1.2R，虽然实际工艺中电阻阻值的绝对误差难以控制，但是相对误差较好控制，能得到两个电阻间的精确比值，因而在实际应用中容易实现；用一个通用“过零点”比较器，因而解决了传统技术中“阈值门限”不好精确控制以及失调电压不能消除的难题。本发明通过设置输入时钟的占空比可调节应力时间与检测时间的比例，其输出信号变化反映金属导线电迁移引起的阻值变化是否超过20% ;采用自消除误差比较器，对金属导线阻值变化的检测可以达到很高的精度，精度在1%以内；采用相对电阻方式，在实际工艺中可以实现，易于推广应用。
下面结合附图对本发明作进一步的详细说明。图I是本发明的结构框图；图2是本发明在应力状态的结构框图；图3是本发明在测试状态的结构框图；图4是该本发明电迁移未达到20%时和电迁移超过20%时的输出信号随时钟信号的变化情况；图5是本发明两级低增益放大器的电路图；图6是本发明高增益比较器的电路图。
具体实施例方式请参阅图1，本发明的高精度电迁移预警电路主要由四部分组成互连线测试结构I、两级低增益放大器2、高增益比较器3、输出级4。互连线测试结构由金属导线15、金属导线16、多晶硅电阻17、多晶硅电阻18、应力电流源11、测试电流源12、二级管连接方式的 NMOS管19、开关13、开关14。所述金属导线15、金属导线16长度、宽度均相同,所述多晶娃电阻17、多晶硅电阻18的阻值大小之比为I : 1.2。金属导线15、金属导线16串联后与多晶硅电阻17、多晶硅电阻18串联后并联。测试应力电流源11通过开关13连接到金属导线15、金属导线16的串联交点处，金属导线16与多晶硅电阻18的交点通过开关13连接到地。二极管连接方式的NMOS管19的漏端接到金属导线16与多晶硅电阻18的交点处，源端接地。测试电流源12通过开关14连接到金属导线15与多晶硅电阻17的交点处。从金属导线15、金属导线16的交点处以及多晶硅电阻17、多晶硅电阻18的交点处分别引出互连测试结构的输出信号。两级低增益放大器的第一级通过开关25与互连线测试结构的两个输出分别相连接；第一级放大器21的输出通过电容26与第二级放大器22的输出相连, 第二级放大器22的输出连接电容26,电容26的另一侧为两级低增益放大器模块的输出。 所述两级增益放大器的每一级都有一个共模电压通过开关24与放大器21、放大器212输入端相连接，这六个开关同时关断或导通，因此可以看做一个开关，统一命名为24;本模块的输出端也有同样的共模电压通过开关42与输出端相连。与共模电压相连的开关同时导通或关断。当开关24导通，开关25关断时，该模块处于自消除误差状态，放大器的失调电压经放大后存储到电容26中；当开关25闭合，开关24断开时，比较器处于比较状态，前一级输入的差分信号与比较器的失调电压的和经放大后存储到电容上，此时失调电压引起的电容上电荷的变化恰好与自消除误差状态时电容上存储的失调电压引起的电荷相抵消，因此失调电压得以消除，净输出为准确值。高增益比较器为双端输入单端输出结构，将两级低增益放大器的输出值放大至VDD或者GND电位。输出级由两个反相器以及两个开关41、开关 42构成，当电路处于应力状态，开关41导通，开关42关断，输出被偏置在高电位；当电路处于测试状态，开关41关断，开关42导通，高增益比较器的输出被两次反相、增强后输出。本发明的电迁移预警电路在开关13、开关14、开关24、开关25、开关41、开关42的控制下分成两种工作状态。请参阅图2，在开关13、开关24、开关41闭合，开关12、开关25、 开关42关断时，电路处于应力状态。此时，应力电流源11产生的应力电流通过开关13流过金属导线16，再通过开关13流入地，由于多晶硅电阻17、多晶硅电阻18的阻值远大于金属导线15、金属导线16的阻值，因此可以近似应力电流全部流经金属导线16。在此状态下， 大电流流过金属导线16，使金属导线16发生电迁移，阻值慢慢发生改变。此时两级低增益放大器处于误差消除阶段，两级低增益放大器的输入端接入共模电压，放大器的失调电压经放大后存储在放大器后面连接的电容26中。在输出级的开关41导通，42关断，输出级的输入接高电位VDD，输出级的输出为高电位VDD。请参阅图3，电路处于测试状态时开关14、开关25、开关42导通，开关13、开关24、 开关41关断。此时测试电流源12产生的测试电流流过金属导线15、金属导线16，以及多晶硅电阻17、多晶硅电阻18。由于多晶硅电阻的阻值远大于金属导线的阻值，因此可以近似认为电流全部流过金属导线15、金属导线16。由于开关13关断，因此电流通过二极管连接方式的NMOS管19流到地，由于二极管连接方式的NMOS管19的存在，金属导线15、金属导线16的交点处以及多晶硅电阻17、多晶硅电阻18交点处的共模电压约为VDD/2，在后面的两级低增益比较器的输入共模电压范围之内。两级低增益放大器的差模输入信号与放大器本身的失调电压经放大后存储到放大器后面的电容26中，其中放大后的失调电压信号与在应力状态放大后的失调电压信号相抵消，从而消除了失调电压的影响。高增益比较器将初步放大的差模信号进一步放大将差分信号变为单端输出信号，最后经过输出级将输出信号变为标准的数字输出信号。请参阅图4，其中的(a)部分为输入时钟的信号波形图，高电平时电路处于应力状态，低电平时电路处于测试状态；(b)部分为电迁移引起的金属导线16的阻值变化未达到 20%时的输出信号随时间的变化；(c)部分为电迁移引起金属导线16阻值变化超过20%时输出信号随时间的变化。请参阅图5，低增益放大器包括7个MOS管(a)第七MOS管57为NMOS管，其源极接地，栅极接偏置电压BIAS ； (b)第五MOS管55、第六MOS管56为NMOS管，它们的源极均与第七MOS管57的漏极相连，栅极分别为第一或者第二低增益放大器的两个输入端IN+、 IN-，漏极分别为第一或者第二低增益放大器的的两个输出端OUT-、OUT+ ； (c)第一 MOS管、 第二 MOS管、第三MOS管、第四MOS管均为PMOS管，它们的源极均与电源VDD相连；第一 MOS 管51的栅极、漏极短接并且与第二 MOS管52的漏极、第三MOS管53的栅极以及第五MOS 管55的漏极相连；第四MOS管54的栅极、漏极短接，并且与第三MOS管53的漏极、第二 MOS 管52的栅极以及第六MOS管56的漏极相连。该实施例所使用的放大器结构简单，电路对称性好，增益稳定，失调电压低。请参阅图6，高增益比较器包括11个MOS管(a)第i^一 MOS管611为NMOS管，其源极接地，栅极接偏置电压BIASl ；(b)第六MOS管606、第七MOS管607为NMOS管，它们的源极与第十一 MOS管611的漏极相连，栅极分别为放大器的正负输入端VIN+、VIN-; (c)第一 MOS管601、第二 MOS管602、第三MOS管603、第四MOS管604均为PMOS管，它们的源极均与电源电压VDD相连。第二 MOS管602的栅极、漏极短接，且与第六MOS管606的漏极以及第一 MOS管601的栅极相连。第三MOS管603的栅极、漏极短接，并且与第七MOS管607 的漏极、第四MOS管604的栅极相连；(d)第八MOS管608、第九MOS管609均为NMOS管，它们的源极均接地。第八MOS管608的栅极、漏极短接，并且与第一 MOS管601的漏极、第九 MOS管609的栅极相连。第九MOS管609的漏极与第四MOS管604的漏极相连；(e)第十 MOS管610为NMOS管，它的栅极与第四MOS管604的漏极、第九MOS管609的漏极相连，第十MOS管610的漏极是高增益比较器的输出端OUT ； (f)第五MOS管605为PMOS管，它的源极接电源电压VDD，栅极接偏置电压BIAS2，漏极接高增益比较器的输出OUT。高增益比较器可实现两个功能对信号进一步放大；将差分信号转化为单端信号。
权利要求
1.一种高精度电迁移预警电路，其特征在于，它包括互连线测试结构、两级低增益放大器、高增益比较器和输出级，互连线测试结构的输出端与两级低增益放大器的输入端相连， 两级低增益放大器的输出端与高增益比较器的输入端连接，高增益比较器的输出端与输出级连接。
2.根据权利要求I所述的高精度电迁移预警电路，其特征在于，所述互连线测试结构包括金属导线(15)、金属导线(16)、多晶硅电阻(17)、多晶硅电阻(18)、应力电流源(11)、 测试电流源(12)、二极管连接方式的NMOS管(19)、开关(13)、开关(14);金属导线(15)和金属导线(16)的长度、宽度均相同，多晶硅电阻(17)、多晶硅电阻(18)的阻值大小之比为 I I. 2;金属导线电阻(15)、金属导线(16)串联后与多晶硅电阻(17)、多晶硅电阻(18) 串联后并联，测试应力电流源(11)通过开关(13)连接到金属导线(15)、金属导线(16)的串联交点处，金属导线(16)与多晶硅电阻(18)的交点通过开关(13)连接到地，二极管连接方式的NMOS管(19)的漏端接到金属导线(16)与多晶硅电阻(18)的交点处，源端接地， 测试电流源(12)通过开关(14)连接到金属导线(15)与多晶硅电阻(17)的交点处，从金属导线(15)、金属导线(16)的交点处以及多晶硅电阻(17)、多晶硅电阻(18)的交点处分别引出互连测试结构的输出信号。
3.根据权利要求I所述的高精度电迁移预警电路，其特征在于，所述两级低增益放大器的第一级通过开关(25)与互连线测试结构的两个输出端分别相连接；第一级放大器的输出端通过电容(26)与第二级放大器的输出端相连，第二级放大器的输出端连接电容 (26)，电容(26)的另一侧为两级低增益放大器模块的输出；所述两级增益放大器的每一级都设有一个共模电压通过开关(24)与放大器(21)、放大器(22)的输入端相连接，所述模块的输出端也有同样的共模电压通过开关24与输出端相连,所述与共模电压电压相连的开关同时导通或关断；当开关(24)导通，开关(25)关断时，该模块处于自消除误差状态，比较器的失调电压经放大后存储到电容中；当开关(25)闭合，开关(24)断开时，比较器处于比较状态，前一级输入的差分信号与比较器的失调电压的和经放大后存储到电容上。
4.根据权利要求I所述的高精度电迁移预警电路，其特征在于，所述高增益比较器为双端输入单端输出结构，将两级低增益放大器的输出值放大至VDD或者GND电位。
5.根据权利要求2所述的高精度电迁移预警电路，其特征在于，所述输出级主要由两个反相器以及两个开关(41)、开关(42)构成，当电路处于应力状态，开关(41)导通，开关 (42)关断，输出被偏置在高电位；当电路处于测试状态，开关(41)关断，开关42导通，高增益比较器的输出被两次反相、增强后输出。
6.根据权利要求5所述的高精度电迁移预警电路，其特征在于，它可由时钟控制工作在应力状态或测试状态；在应力状态，应力电流流过金属导线(16)，使导线发生电迁移，同时两级低增益放大器电路处于自消除误差状态，此时开关(42)断开，开关(41)导通，最终输出为高电位；在测试状态，开关(42)导通，开关(41)断开，测试电流流过金属导线和多晶硅电阻组成的网络，比较器检测两条金属导线中间电压值与多晶硅电阻中间电压值的大小，若由于金属导线(16)由于电迁移引起的阻值改变未超过20%，则两条金属导线的中间电压值小于两条多晶娃电阻的中间电压值，此时输出级的输出端的输出为低电位，反之，若金属导线16因电迁移引起的阻值改变超过20%，则最终输出为高电位。
7.根据权利要求I或2所述的高精度电迁移预警电路，其特征在于，所述两级低增益放大器的每一级放大器包括7个MOS管；第七MOS管(57)为NMOS管，其源极接地，栅极接偏置电压BIAS ;第五MOS管(55)、第六MOS管(56)为NMOS管，它们的源极均与第七MOS管 (57)的漏极相连，栅极分别为第一或者第二低增益放大器的两个输入端IN+、IN-，漏极分别为第一或者第二低增益放大器的的两个输出端0UT-、0UT+ ;第一 MOS管(51)、第二 MOS管(52)、第三MOS管(53)、第四MOS管(54)均为PMOS管，它们的源极均与电源VDD相连 ’第一 MOS管(51)的栅极、漏极短接并且与第二 MOS管(52)的漏极、第三MOS管(53)的栅极以及第五MOS管(55)的漏极相连；第四MOS管(54)的栅极、漏极短接，并且与第三MOS管(53)的漏极、第MOS管(52)的栅极以及第六MOS管(56)的漏极相连。
8.根据权利要求I或2所述的高精度电迁移预警电路，其特征在于，所述高增益比较器包括i^一个MOS管^一 MOS管(611)为NMOS管，其源极接地，栅极接偏置电压BIASl ;第六MOS管(606)、第七MOS管(607)为NMOS管，它们的源极与第i^一 MOS管(611)的漏极相连，栅极分别为放大器的正负输入端VIN+、VIN-;第一 MOS管(601)、第二 MOS管(602)、第三MOS管(603)、第四MOS管(604)均为PMOS管，它们的源极均与电源电压VDD相连；第二 MOS管(602)的栅极、漏极短接，且与第六MOS管￠06)的漏极以及第一 MOS管(601)的栅极相连；第三MOS管(603)的栅极、漏极短接，并且与第七MOS管(607)的漏极、第四MOS管 (604)的栅极相连；第八MOS管(608)、第九MOS管(609)均为NMOS管，它们的源极均接地； 第八MOS管￠08)的栅极、漏极短接，并且与第一 MOS管￠01)的漏极、第九MOS管￠09)的栅极相连，第九MOS管609的漏极与第四MOS管604的漏极相连；第十MOS管(610)为NMOS 管，它的栅极与第四MOS管(604)的漏极、第九MOS管609的漏极相连；第十MOS管(610) 的漏极是高增益比较器的输出端OUT ;第五MOS管(605)为PMOS管，它的源极接电源电压 VDD，栅极接偏置电压BIAS2，漏极接放大器的输出OUT。
全文摘要
本发明公开了一种高精度电迁移预警电路，它包括互连线测试结构、两级低增益放大器、高增益比较器和输出级，互连线测试结构的输出端与两级低增益放大器的输入端相连，两级低增益放大器的输出端与高增益比较器的输入端连接，高增益比较器的输出端与输出级连接。
文档编号G01R17/00GK102590629SQ201210029638
公开日2012年7月18日 申请日期2012年2月10日 优先权日2012年2月10日
发明者刘帘曦, 恩云飞, 朱樟明, 李彦宏, 章晓文, 陆裕东, 陈义强, 陈媛 申请人:工业和信息化部电子第五研究所