专利名称：线性薄膜磁阻传感器的制作方法
技术领域：
本发明涉及一种传感器，尤其是一种线性薄膜磁阻传感器，属于薄膜磁阻传感器的技术领域。
背景技术：
薄膜磁阻传感器元件被广泛的应用在数据存储领域(计算机硬盘，MRAM),电流的测量领域，位置测量，物体的移动和速度，角度及角速度等的测量领域。薄膜磁阻传感器元件有多层膜结构，自旋阀结构。多层膜结构包括磁性层和非磁性层，它们交替的沉积在衬底上。自旋阀结构包括非磁性钉扎层(Mnlr，MnPt)，磁性被钉扎层(CoFeB，CoFe,或是 SAF 结构 CoFe/Ru/CoFe 等)，非磁性隔离层(Cu，A10, MgO, HfO,ZrO, TaO 等等),磁性自由层(CoFeB, CoFe,或是 SAF 结构 CoFe/Ru/CoFe 等)。 薄膜磁阻传感器元件在测量模拟量时，由于自由层的磁性材料本身有磁滞现象，测量时有回程差，影响到测量的精度和测量的线性度。为了避免这种现象通常采用的方法是1)、利用自由层的形状各项异性能提供一个垂直于外界待测磁场偏置磁场。2)、在薄膜磁阻传感器元件的自由层周围，沉积一层永磁薄膜，通过永磁薄膜提供一个垂直于外界待测磁场偏置磁场(计算机硬盘采用此方案)。3)、在薄膜磁阻传感器元件的自由层周围，沉积一根电流线，通过电流提供一个偏置磁场。4)、利用反铁磁材料(Mnlr/MnPt)提供自由层一个垂直于外界待测磁场偏置磁场。采用第一种方法的特点是工艺简单，但是形状各项异性提供的偏置磁场有限，并且限制了芯片的设计。采用第二种方法的特点是偏置磁场的大小可由调解永磁薄膜的成分及厚度而改变，但是在实际应用中要避免大的外磁场的干扰，如果有大磁场的干扰，会改变偏置磁场的方向，从而影响传感器的性能。采用第三种方法的特点是偏置磁场的大小可由改变电流的大小来调解，但是传感器的功耗会很大。采用第四种方法的特点是偏置磁场的大小可由调解反铁磁材料的厚度及自由层的厚度或材料而改变，但是在实际应用中这种结构的热稳定性较差，目前的材料很难使传感器的性能稳定性达到200摄氏度以上。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种线性薄膜磁阻传感器，其结构紧凑，磁滞小、精度和线性度高、线性范围可调，工艺简单，成本低，抗干扰性强及温度稳定性好。按照本发明提供的技术方案，所述线性薄膜磁阻传感器，包括种子层；参考层，位于所述种子层上，具有第一磁矩；非磁性隔离层，位于所述参考层上，将参考层与磁性自由层隔离；磁性自由层，位于非磁性隔离层上，具有第二磁矩，所述第二磁矩具有垂直于膜面的各向异性，且第二磁矩的方向与第一磁矩的方向相互垂直。所述磁性自由层的第二磁矩在非磁性隔离层的晶格结构作用下产生垂直于膜面的各向异性时，磁性自由层的材料包括CoFeB，或CoFeB与Ta形成的复合层，或CoFeB、Ru与Ta形成的見合层、或CoFeB、Ta、Ru与Ta形成的見合层。所述磁性自由层的材料包括CoFe与Pt形成复合层、CoFe与Pd形成的复合层、Co与Pd形成的复合层、Co与Pt形成的复合层、CoFeB与Pt形成的复合层、或CoFeB与Pd形成的复合层。所述参考层包括非磁性钉扎层及磁性被钉扎层，所述非磁性钉扎层位于种子层上，磁性被钉扎层位于非磁性钉扎层上；非磁性钉扎层与磁性被钉扎层产生交换耦合场，所述交换耦合场在磁性被钉扎层上具有第一磁矩。所述非磁性隔离层的材料包括Cu、A10、Mg0、Hf0、ZrO或TaO。所述非磁性钉扎层的材料包括Mnlr,MnPt或MnFe ;所述磁性被钉扎层的材料包括CoFe与CoFeB形成的复合层、CoFe、Ru与CoFe形成的复合层、CoFe、Ru、CoFeB、Ta与CoFeB形成的复合层、或CoFe、Ta、CoFe、Ru与CoFeB形成的复合层。
一种线性薄膜磁阻传感器电路，包括第一线性薄膜磁阻传感器及第二线性薄膜磁阻传感器，所述第一线性薄膜磁阻传感器、第二线性薄膜磁阻传感器形成半桥电路；第一线性薄膜磁阻传感器内参考层的第一磁矩方向与第二线性薄膜磁阻传感器内参考帧的第一磁矩方向反平行；第一线性薄膜磁阻传感器内磁性自由层的第二磁矩反向与第二线性薄膜磁阻传感器内磁性自由层的第二磁矩方向相互平行。还包括第三线性薄膜磁阻传感器及第四线性薄膜磁阻传感器，所述第一线性薄膜磁阻传感器、第二线性薄膜磁阻传感器、第三线性薄膜磁阻传感器及第四线性薄膜磁阻传感器形成惠斯通电桥；其中，所述第一线性薄膜磁阻传感器、第二线性薄膜磁阻传感器、第三线性薄膜磁阻传感器及第四线性薄膜磁阻传感器分别形成上述惠斯通电桥的桥臂，第一线性薄膜磁阻传感器与第四线性薄膜磁阻传感器位于惠斯通电桥的两个相对应的桥臂上，第二线性薄膜磁阻传感器与第三线性薄膜磁阻传感器位于惠斯通电桥的两个相对应的桥臂上，第一线性薄膜磁阻传感器所在的惠斯通电桥的桥臂与第二线性薄膜磁阻传感器及第三线性薄膜磁阻传感器所在的惠斯通电桥的桥臂领接；
第一线性薄膜磁阻传感器、第二线性薄膜磁阻传感器、第三线性薄膜磁阻传感器及第四线性薄膜磁阻传感器内对应的第二磁矩方向相互平行；第一线性薄膜磁阻传感器内的第一磁矩方向与第四线性薄膜磁阻传感器内的第一磁矩方向相互平行，第二线性薄膜磁阻传感器内的第一磁矩方向与第三线性薄膜磁阻传感器内第一磁矩方向相平行。一种闭环电流传感器，包括聚磁环，所述聚磁环与惠斯通电桥的电压输入端相连，惠斯通电桥的输出端与放大器的输入端相连；聚磁环上缠绕有二次线圈，所述二次线圈缠绕在聚磁环上后，二次线圈的一端与放大器的输出端相连，另一端通过上拉电阻接地。一种开环电流传感器，包括电流导线，所述电流导线集成于惠斯通电桥上，电流导线的电流路径经过惠斯通电桥的桥臂上的线性薄膜磁阻传感器。本发明的优点非磁性钉扎层与磁性被钉扎层形成参考层，参考层具有第一磁矩方向；磁性自由层具有第二磁性方向，第二磁性方向具有垂直于膜面的各向异性，且第二磁矩的方向与第一磁矩的方向相互垂直。由于磁性自由层的第二磁矩具有垂直于膜面的各向异性，磁性自由层在平行于膜面的方向表现出极低的磁滞，并且较低的饱和场，使得形成磁阻传感器具有较高的灵敏度；磁性自由层平行于膜面的饱和场大小可以有垂直于膜面的各向异性的大小调节。利用本发明的薄膜磁阻传感器还能形成带聚磁环的闭环电流传感器和不带聚磁环的开环电流传感器，磁滞小，精度和线性度高，线性范围可调，工艺简单，响应频率高，成本低，抗干扰性强和温度特性好。
图I为本发明的结构示意图。图2为本发明线性薄膜磁阻传感器中第二磁矩方向与外加磁场间的关系示意图。图3为本发明线性薄膜磁阻传感器的测量示意图。图4为由两个本发明线性薄膜磁阻传感器形成半桥电路的原理图。图5为图4中的半桥电路与外加磁场间的关系示意图。
图6为由四个本发明线性薄膜磁阻传感器形成全桥电路的原理图。图7为图6中的全桥电路与外加磁场间的关系示意图。图8为本发明形成带有聚磁环的闭环电流传感器的结构示意图。图9为本发明形成不带聚磁环的闭环电流传感器的结构示意图。I-种子层、2-非磁性钉扎层、3-磁性被钉扎层、4-非磁性隔离层、5-磁性自由层、6-保护层、7-第一磁矩方向、8-第二磁矩方向、9-外加磁场、10-第二磁矩第一方向、11 -第二磁矩第二方向、12-第二磁矩第三方向、211-第一电压输入端、212-第一电压输出端、213-第二电压输入端、214-半桥电路第一线性薄膜磁阻传感器、215-半桥电路第二线性薄膜磁阻传感器、216-半桥电路第一线性薄膜磁阻传感器内第一磁矩方向、217-半桥电路第二线性薄膜磁阻传感器第一磁矩方向、218-半桥电路第一线性薄膜磁阻传感器第二磁矩方向、219-半桥电路第二线性薄膜磁阻传感器第二磁矩方向、311-全桥电路第一线性薄膜磁阻传感器、312-全桥电路第二线性薄膜磁阻传感器、313-全桥电路第三线性薄膜磁阻传感 器、314-全桥电路第四线性薄膜磁阻传感器、315-第三电压输入端、316-第四电压输入端、317-第二电压输出端、318-第三电压输出端、321-全桥电路第一线性薄膜磁阻传感器第一磁矩方向、322-全桥电路第二线性薄膜磁阻传感器第一磁矩方向、323-全桥电路第四线性薄膜磁阻传感器第一磁矩方向、324-全桥电路第三线性薄膜磁阻传感器第一磁矩方向、331-全桥电路第一线性薄膜磁阻传感器第二磁矩方向、332-全桥电路第二线性薄膜磁阻传感器第二磁矩方向、333-全桥电路第三线性薄膜磁阻传感器第二磁矩方向、334-全桥电路第四线性薄膜磁阻传感器第二磁矩方向、411-测量导线、412-聚磁环、413-惠斯通电桥、414-第一惠斯通电桥输出端、415-第二惠斯通电桥输出端、416-放大器、417- 二次线圈、418-上拉电阻、419-闭环电流传感器输出端、511-第一电流输入端、512-第二电流输入端、513-第五电压输入端、514-第六电压输出端、515-第四电压输出端、516-第五电压输出端、517-电流导线、518-感应磁场、521-全桥电路第五线性薄膜磁阻传感器、522-全桥电路第六线性薄膜磁阻传感器、523-全桥电路第七线性薄膜磁阻传感器、524-全桥电路第八线性薄膜磁阻传感器、531-全桥电路第七线性薄膜磁阻传感器第二磁矩方向、532-全桥电路第八线性薄膜磁阻传感器第二磁矩方向、533-全桥电路第五线性薄膜磁阻传感器第二磁矩方向、534-全桥电路第六线性薄膜磁阻传感器第二磁矩方向、535-全桥电路第七线性薄膜磁阻传感器第一磁矩方向、536-全桥电路第八线性薄膜磁阻传感器第一磁矩方向、537-全桥电路第五线性薄膜磁阻传感器第一磁矩方向及538-全桥电路第六线性薄膜磁阻传感器第一磁矩方向。
具体实施例方式下面结合具体附图和实施例对本发明作进一步说明。如图I所示本发明包括种子层I ;参考层，位于所述种子层I上，具有第一磁矩；非磁性隔离层4，位于所述参考层上，将参考层与磁性自由层5隔离；磁性自由层5，位于非磁性隔离层4上，具有第二磁矩，所述第二磁矩具有垂直于膜面的各向异性，且第二磁矩的方向与第一磁矩的方向相互垂直。由于磁性自由层5的第二磁矩具有垂直于膜面的各向异性,磁性自由层5在平行于膜面的方向表现出极低的磁滞，并且较低的饱和场，使得形成磁阻传感器具有较高的灵 敏度；磁性自由层5平行于膜面的饱和场大小可以有垂直于膜面的各向异性的大小调节。参考层的第一磁矩方向平行于膜面，所述磁性自由层5的第二磁矩在非磁性隔离层4的晶格结构作用下产生垂直于膜面的各向异性时，此时，磁性自由层5的材料包括CoFeB，或CoFeB与Ta形成的复合层,或CoFeB、Ru与Ta形成的复合层、或CoFeB、Ta、Ru与Ta形成的复合层。此外，磁性自由层5也可以在特定的材料作用下产生具有垂直于膜面的各向异性时，所述磁性自由层5的材料包括CoFe与Pt形成复合层、CoFe与Pd形成的复合层、Co与Pd形成的复合层、Co与Pt形成的复合层、CoFeB与Pt形成的复合层、或CoFeB与Pd形成的复合层；同时，磁性自由层5也可以由上述复合层形成的多层膜结构。 所述参考层包括非磁性钉扎层2及磁性被钉扎层3，所述非磁性钉扎层2位于种子层I上，磁性被钉扎层3位于非磁性钉扎层2上；非磁性钉扎层2与磁性被钉扎层3产生交换耦合场，所述交换耦合场在磁性被钉扎层3上具有第一磁矩。所述磁性自由层5上设置保护层6。所述非磁性隔离层4的材料包括Cu、A10、MgO, HfO, ZrO或TaO。所述非磁性钉扎层2的材料包括MnIr，MnPt或MnFe ;所述磁性被钉扎层3的材料包括CoFe与CoFeB形成的复合层、CoFe、Ru与CoFe形成的复合层、CoFe、Ru、CoFeB、Ta与CoFeB形成的复合层、或CoFe、Ta、CoFe、Ru与CoFeB形成的复合层。本发明制备线性薄膜磁阻传感器的工艺条件是行业内标准的工艺条件，为本技术领域人员所熟知，在这里只做简单的陈述，大体为1)、当非磁性隔离层4是金属时，采用真空镀膜工艺制备下述结构种子层1，非磁性钉扎层2，磁性被钉扎层3，非磁性隔离层4，磁性自由层5，保护层6。2)、如果非磁性隔离层4是氧化物，采用真空镀膜制备下述结构种子层1，非磁性钉扎层2，磁性被钉扎层3 ;然后制备非磁性隔离层、非磁性隔离层氧化，再真空镀膜磁性自由层5及保护层6。上述结构薄膜镀完之后，开始回火确定磁性被钉扎层3和非反磁性钉扎层2产生的交换耦合场的方向。在较高的温度下，加大外磁场，外磁场的方向与想要的交换耦合场的方向一致，一般平行于待测量外磁场的方向。磁性自由层5的第二磁矩方向8垂直于膜面的各项异性与磁性被钉扎层3的第一磁矩方向7相互垂直,磁性自由层5的第二磁矩方向8随着外加磁场9的大小和方向改变而变化。本发明能用于用于磁场，电流，位置，移动，角度，角速度等测量。本发明得到的线性薄膜磁阻传感器的工作原理为薄膜磁阻传感器的磁阻磁性自由层5的第二磁矩方向8与磁性被钉扎层3的第一磁矩方向7的夹角的变化而变化。当磁性自由层5的第二磁矩方向8随着外加磁场9的大小和方向的改变而变化时,薄膜磁阻传感器元件的磁阻也随之变化。如图2所示，当外加磁场9的方向与磁性被钉扎层3的第一磁矩方向7平行时，同时外加磁场9的强度大于Hl时,磁性自由层5的第二磁矩方向8与外加磁场9的方向平行，进而与磁性被钉扎层3的第一磁矩方向7平行，如图2中的第二磁矩第一方向10,即第二磁矩第一方向10与第一磁矩方向7相互平行,这时薄膜磁阻传感器兀件的磁阻最小。当外加磁场9的方向与磁性被钉扎层3的第一磁矩方向7反平行时，同时外加磁场9的强度大于H2时,磁性自由层5的第二磁矩方向8与外加磁场9的方向平行，进而与磁性被钉扎层3的第一磁矩方向7反平行，如图2中的第二磁矩第三方向12所示，即第二磁矩第三方向12与第一磁矩方向7反平行，这时薄膜磁阻传感器元件的磁阻最大。当外加磁场9的磁场强度为零时，磁性自由层5的第二磁矩方向8与磁性被钉扎层3的第一磁矩方向7相互垂直，这时薄膜磁阻传感器的磁阻为这个磁阻为最大值与最小值之和的一半，即为第二磁矩方向8为图2中的第二磁矩第二方向11时情况。在Hl与H2之间的磁场范围就是薄膜磁阻传感器的测量范围。如图3所示为薄膜磁阻传感器元件测量结果，当外加磁场9的场强为_1400e时，磁性自由层5的第二磁矩方向8与磁性被钉扎层3的第一磁矩方向7平行，如图3中的第二磁矩第一方向10，这时薄膜磁阻传感器元件的磁阻最小为IK欧姆。当外加磁场9的场强为1400e时，磁性自由层5的第二磁矩方向8与磁性被钉扎层3的第一磁矩方向7反平行，如图3中的第二磁矩第三方向12所示，这时薄膜磁阻传感器元件的磁阻最大为I. 7K欧姆。当外加磁场9为零时，磁性自由层5的第二磁矩方向8与磁性被钉扎层3的第一磁矩方向7相互垂直，这时薄膜磁阻传感器的磁阻为最大值加最小值值之和的一半为I. 35K欧姆。如图4和图5所示为利用本发明线性薄膜磁阻传感器配合形成半桥电路的原理图，通过半桥电路能够用于测量所需的模拟量。所述半桥电路包括半桥电路第一线性薄膜磁阻传感器214及半桥电路第二线性薄膜磁阻传感器215，半桥电路第一线性薄膜磁阻传感器214与第一电压输入端211电连接，半桥电路第二线性薄膜磁阻传感器215与第二电压输入端213相连，半桥电路第一线性薄膜磁阻传感器214与半桥电路第二薄膜磁阻传感器215相连接后与第一电压输出端212相连。半桥电路第一线性薄膜磁阻传感器214与半桥电路第二线性薄膜磁阻传感器215构成半桥电路时，半桥电路第一线性薄膜磁阻传感器214的半桥电路第一线性薄膜磁阻传感器第一磁矩方向216与半桥电路第二线性薄膜磁阻传感器215的半桥电路第二线性薄膜磁阻传感器第一磁矩方向217反平行，半桥电路第一线性薄膜磁阻传感器214的半桥电路第一线性薄膜磁阻传感器第二磁矩方向218与半桥电路第二线性薄膜磁阻传感器215的半桥电路第二线性薄膜磁阻传感器第二磁矩方向219相互平行。半桥电路第一线性薄膜磁阻传感器第一磁矩方向216与前述第一磁矩方向7相对应一致，半桥电路第二线性薄膜磁阻传感器第二磁矩方向218与前述第二磁矩方向8相对应一致，下述相同，不在详述。由半桥电路第一线性薄膜磁阻传感器214与半桥电路第二线性薄膜磁阻传感器215形成半桥电路的工作原理为所述半桥电路的输出电压V随着外加磁场9的方向和大小的改变而发生变化。当外加磁场9的方向为负(-)且磁场强度大于Hl时，所述半桥电路的输出电压最低。当外加磁场9的方向为正(+ )且磁场强度大于H2时,所述半桥电路的输出电压最高。外加磁场9的强度在Hl与H2之间的磁场范围就是所述半桥电路的测量范围。、
如图6和图7所示为利用本发明线性薄膜磁阻传感器配合形成全桥电路的原理图，其中，所述全桥电路包括全桥电路第一线性薄膜磁阻传感器311、全桥电路第二线性薄膜磁阻传感器312、全桥电路第三线性薄膜磁阻传感器313及全桥电路第四线性薄膜磁阻传感器314。全桥电路第一线性薄膜磁阻传感器311与全桥电路第二线性薄膜磁阻传感器312及全桥电路第三线性薄膜磁阻传感器313相连，全桥电路第四线性薄膜磁阻传感器314与全桥电路第二线性薄膜磁阻传感器312及全桥电路第三线性薄膜磁阻传感器313相连，且全桥电路第一线性薄膜磁阻传感器311与全桥电路第三线性薄膜磁阻传感器313相连的一端与第三电压输入端315相连，全桥电路第二线性薄膜磁阻传感器312与全桥电路第四线性薄膜磁阻传感器314相连的一端与第四电压输入端216相连，全桥电路第一线性薄膜磁阻传感器311与全桥电路第二线性薄膜磁阻传感器312相连的端部与第二电压输出端317相连，全桥电路第三线性薄膜磁阻传感器313与全桥电路第四线性薄膜磁阻传感器314相连的一端与第三电压输出端318相连。上述连接配合后，全桥电路第一线性薄膜磁阻传感器311的全桥电路第一线性薄膜磁阻传感器第一磁矩方向321与全桥电路第四线性薄膜磁阻传感器314的全桥电路第四线性薄膜磁阻传感器第一磁矩方向323相平行，全桥电路第二线性薄膜磁阻传感器312的 全桥电路第二线性薄膜磁阻传感器第一磁矩方向322与全桥电路第三线性薄膜磁阻传感器313的全桥电路第三线性薄膜磁阻传感器第一磁矩方向324相互平行，全桥电路第一线性薄膜磁阻传感器第一磁矩方向321与全桥电路第二线性薄膜磁阻传感器第一磁矩方向322反平行。全桥电路第一线性薄膜磁阻传感器第二磁矩方向331、全桥电路第二线性薄膜磁阻传感器第二磁矩方向332、全桥电路第三线性薄膜磁阻传感器第二磁矩方向333及全桥电路第四线性薄膜磁阻传感器第二磁矩方向334相互平行。上述全桥电路的工作原理为所述全桥电路的输出电压为V=Vout (+)-Vout (_) =第二电压输出端317的电压值-第三电压输出端318的电压值；所述全桥电路输出电压随着外加磁场9的方向和大小的改变而发生变化。当外加磁场9的方向为负(_)且磁场强度大于Hl时,所述全桥电路的输出电压最低。当外加磁场9的方向为正(+ )且磁场强度大于H2时,所述全桥电路的输出电压最高。磁场强度Hl与H2之间的磁场范围就是本发明全桥电路的测量范围。如图8所示为本发明利用惠斯通电桥与聚磁环412形成闭环电流传感器的结构示意图。本发明实施例中，惠斯通电桥413的结构可以采用图6中的结构。所述聚磁环412与惠斯通电桥413的电压输入端相连，惠斯通电桥413的惠斯通电桥第一输出端414、惠斯通电桥第二输出端415与放大器416的输入端相连；聚磁环214上缠绕有二次线圈417,所述二次线圈417缠绕在聚磁环上412后,二次线圈417的一端与放大器416的输出端相连，另一端通过上拉电阻418接地，二次线圈417与上拉电阻418相连的一端形成闭环电流传感器输出端419。测量导线411穿过聚磁环412，本实施例中的闭环电流传感器是基于磁平衡工作原理，为本技术领域所熟知，此处不再详细描述。如图9所示为不带有聚磁环412的电流传感器原理图。本实施例中包括全桥电路第五线性薄膜磁阻传感器521、全桥电路第六线性薄膜磁阻传感器522、全桥电路第七线性薄膜磁阻传感器523及全桥电路第八线性薄膜磁阻传感器524。全桥电路第五线性薄膜磁阻传感器521与全桥电路第六线性薄膜磁阻传感器522及全桥电路第七线性薄膜磁阻传感器523相连，全桥电路第六线性薄膜磁阻传感器522及全桥电路第七线性薄膜磁阻传感器523均与全桥电路第八线性薄膜磁阻传感器524连接，全桥电路第五线性薄膜磁阻传感器521、全桥电路第六线性薄膜磁阻传感器522、全桥电路第七线性薄膜磁阻传感器523及全桥电路第八线性薄膜磁阻传感器524也形成惠斯通电桥结构。全桥电路第六线性薄膜磁阻传感器522及全桥电路第七线性薄膜磁阻传感器523与第五电压输入端513相连，全桥电路第五线性薄膜磁阻传感器521及全桥电路第八线性薄膜磁阻传感器524的第六电压输入端514相连。全桥电路第六线性薄膜磁阻传感器522、全桥电路第八线性薄膜磁阻传感器524相连的端部与第四电压输出端515相连，全桥电路第五线性薄膜磁阻传感器521、全桥电路第七线性薄膜磁阻传感器523与第五电压输出端516相连。电流导线517集成在惠斯通电桥结构上，电流导线517的电流路径经过惠斯通电桥上的所有线性薄膜磁阻传感器。电流导线517的两端为第一电流输入端511及第二电流输入端512。全桥电路第五线性薄膜磁阻传感器521的全桥电路第五线性薄膜磁阻传感器第一磁矩方向537、全桥电路第六线性薄膜磁阻传感器522的全桥电路第五线性薄膜磁阻传感器第一磁矩方向538、全桥电路第七线性薄膜磁阻传感器523的全桥电路第七线性薄膜磁阻传感器第一磁矩方向535及全桥电路第八线性薄膜磁阻传感器524的全桥电路第八线性薄膜磁阻传感器第一磁矩方向536均相同。全桥电路第五线性薄膜磁阻传感器521的全桥电路第五线性薄膜磁阻传感器第二磁矩方向533、全桥电路第六线性薄膜磁阻传感器522的全桥电路第五线性薄膜磁阻传感器第二磁矩方向534、全桥电路第七线性薄膜磁阻传感器523的全桥电路第七线性薄膜磁阻传感器第二磁矩方向531及全桥电路第八线性薄膜磁阻传感器524的全桥电路第八线性薄膜磁阻传感器第二磁矩方向532均相同。当被测量电流通过电流导线517时，产生感应磁场518，惠斯通电桥根据感应磁场518的大小，从而测得流过电流导线517电流的大小。惠斯通电桥与电流导线517 —起封装在同一芯片中。电流传感器使用在相邻电流比较近或者外界干扰磁场比较强烈和复杂的场合，可将整个传感器芯片放置于一个方形的屏蔽罩中。本发明非磁性钉扎层2与磁性被钉扎层3形成参考层,参考层具有第一磁矩方向7 ;磁性自由层5具有第二磁性方向8，第二磁性方向8具有垂直于膜面的各向异性，且第二磁矩的方向与第一磁矩的方向相互垂直。由于磁性自由层5的第二磁矩具有垂直于膜面的各向异性，磁性自由层5在平行于膜面的方向表现出极低的磁滞,并且较低的饱和场,使得形成磁阻传感器具有较高的灵敏度；磁性自由层5平行于膜面的饱和场大小可以有垂直于膜面的各向异性的大小调节。利用本发明的薄膜磁阻传感器还能形成带聚磁环的闭环电流传感器和不带聚磁环的开环电流传感器，磁滞小，精度和线性度高，线性范围可调，工艺简 单，响应频率高，成本低，抗干扰性强和温度特性好等。
权利要求
1.一种线性薄膜磁阻传感器，其特征是，包括 种子层； 參考层，位于所述种子层上，具有第一磁矩； 非磁性隔离层，位于所述參考层上，将參考层与磁性自由层隔离； 磁性自由层，位于非磁性隔离层上，具有第二磁矩，所述第二磁矩具有垂直于膜面的各向异性，且第ニ磁矩的方向与第一磁矩的方向相互垂直。
2.根据权利要求I所述的线性薄膜磁阻传感器，其特征是所述磁性自由层的第二磁矩在非磁性隔离层的晶格结构作用下产生垂直于膜面的各向异性时，磁性自由层的材料包括CoFeB，或CoFeB与Ta形成的复合层，或CoFeB、Ru与Ta形成的复合层、或CoFeB、Ta、Ru 与Ta形成的复合层。
3.根据权利要求I所述的线性薄膜磁阻传感器，其特征是所述磁性自由层的材料包括CoFe与Pt形成复合层、CoFe与Pd形成的复合层、Co与Pd形成的复合层、Co与Pt形成的复合层、CoFeB与Pt形成的复合层、或CoFeB与Pd形成的复合层。
4.根据权利要求I所述的线性薄膜磁阻传感器，其特征是所述參考层包括非磁性钉扎层及磁性被钉扎层，所述非磁性钉扎层位于种子层上，磁性被钉扎层位于非磁性钉扎层上；非磁性钉扎层与磁性被钉扎层产生交换耦合场，所述交换耦合场在磁性被钉扎层上具有第一磁矩。
5.根据权利要求I所述的线性薄膜磁阻传感器，其特征是所述非磁性隔离层的材料包括 Cu、A10、MgO、HfO, ZrO 或 TaO0
6.根据权利要求I所述的线性薄膜磁阻传感器，其特征是所述非磁性钉扎层的材料包括MnIr, MnPt或MnFe ;所述磁性被钉扎层的材料包括CoFe与CoFeB形成的复合层、CoFe、Ru与CoFe形成的复合层、CoFe> Ru、CoFeB、Ta与CoFeB形成的复合层、或CoFe、Ta、CoFe>Ru与CoFeB形成的复合层。
7.ー种利用权利要求I所述线性薄膜磁阻传感器的线性薄膜磁阻传感器电路，其特征是包括第一线性薄膜磁阻传感器及第ニ线性薄膜磁阻传感器，所述第一线性薄膜磁阻传感器、第二线性薄膜磁阻传感器形成半桥电路；第一线性薄膜磁阻传感器内參考层的第一磁矩方向与第二线性薄膜磁阻传感器内參考巾贞的第一磁矩方向反平行；第一线性薄膜磁阻传感器内磁性自由层的第二磁矩反向与第二线性薄膜磁阻传感器内磁性自由层的第二磁矩方向相互平行。
8.根据权利要求7所述的线性薄膜磁阻传感器电路，其特征是还包括第三线性薄膜磁阻传感器及第四线性薄膜磁阻传感器，所述第一线性薄膜磁阻传感器、第二线性薄膜磁阻传感器、第三线性薄膜磁阻传感器及第四线性薄膜磁阻传感器形成惠斯通电桥；其中，所述第一线性薄膜磁阻传感器、第二线性薄膜磁阻传感器、第三线性薄膜磁阻传感器及第四线性薄膜磁阻传感器分别形成上述惠斯通电桥的桥臂，第一线性薄膜磁阻传感器与第四线性薄膜磁阻传感器位于惠斯通电桥的两个相对应的桥臂上，第二线性薄膜磁阻传感器与第三线性薄膜磁阻传感器位于惠斯通电桥的两个相对应的桥臂上，第一线性薄膜磁阻传感器所在的惠斯通电桥的桥臂与第二线性薄膜磁阻传感器及第三线性薄膜磁阻传感器所在的惠斯通电桥的桥臂领接； 第一线性薄膜磁阻传感器、第二线性薄膜磁阻传感器、第三线性薄膜磁阻传感器及第四线性薄膜磁阻传感器内对应的第二磁矩方向相互平行；第一线性薄膜磁阻传感器内的第ー磁矩方向与第四线性薄膜磁阻传感器内的第一磁矩方向相互平行，第二线性薄膜磁阻传感器内的第一磁矩方向与第三线性薄膜磁阻传感器内第一磁矩方向相平行。
9.ー种利用权利要求8所述线性薄膜磁阻传感器的闭环电流传感器，其特征是包括聚磁环，所述聚磁环与惠斯通电桥的电压输入端相连，惠斯通电桥的输出端与放大器的输入端相连；聚磁环上缠绕有二次线圈，所述二次线圈缠绕在聚磁环上后，二次线圈的一端与放大器的输出端相连，另一端通过上拉电阻接地。
10.ー种利用权利要求8所述线性薄膜磁阻传感器的开环电流传感器，其特征是包括电流导线，所述电流导线集成于惠斯通电桥上，电流导线的电流路径经过惠斯通电桥的桥臂上的线性薄膜磁阻传感器。
全文摘要
本发明涉及一种线性薄膜磁阻传感器，其包括种子层；参考层，位于种子层上，具有第一磁矩；非磁性隔离层，位于所述参考层上，将参考层与磁性自由层隔离；磁性自由层，位于非磁性隔离层上，具有第二磁矩，所述第二磁矩具有垂直于膜面的各向异性，且第二磁矩的方向与第一磁矩的方向相互垂直。本发明由于磁性自由层的第二磁矩具有垂直于膜面的各向异性，磁性自由层在平行于膜面的方向表现出极低的磁滞，并且较低的饱和场，使得形成磁阻传感器具有较高的灵敏度；还能形成带聚磁环的闭环电流传感器和不带聚磁环的开环电流传感器，磁滞小，精度和线性度高，线性范围可调，工艺简单，响应频率高，成本低，抗干扰性强和温度特性好。
文档编号G01D5/12GK102680009SQ20121020541
公开日2012年9月19日 申请日期2012年6月20日 优先权日2012年6月20日
发明者王建国 申请人:无锡乐尔科技有限公司