专利名称：提高芯片电压测试精度方法
技术领域：
本发明涉及半导体技术领域，特别涉及一种提高芯片电压测试精度方法。
背景技术：
为保证芯片的可靠性，一般在芯片的终测中都会检测芯片内的电压，在用测试机测试芯片的大电压时，芯片的大电压一般为10V-50V。如图I所示，现有技术中，在检测芯片内的电压时，一般将芯片I的参考接地端GND与测试机的参考接地端GND相接，将芯片I的测试端接测试机2。由于测试机2的电压精度不高，电压偏差一般在O. 1% _0.2%，所以在做芯片大电压测试时，测试机2引起检测芯片内大电压的电压偏差较大，例如芯片内的电压为25伏时，测试机2选择测试量程范围为 32V，该测试机量测误差为O. 1% -O. 2%，则测试机2引起的电压偏差为32mV-64mV，而对输出电压精度要求较高的芯片来说，例如芯片要求电压输出在24. 95V-25. 05V范围内的芯片为合格芯片，测试机2误差引起的电压误差导致测试机测试到的电压值偏出所述芯片规范要求外，从而导致芯片被判定为不合格品，或者将不合格品判定为合格品，从而大大增加了误测的概率，降低了芯片测试的可靠性。如何在芯片大电压测试中，降低由测试机精度引起的电压偏差，提高测试电压精度，是本领域技术人员亟待解决的技术问题之一。
发明内容
本发明的目的是提供一种提高芯片电压测试精度方法，降低由测试机精度引起的芯片电压的测试偏差，以提高芯片电压的测试精度。本发明的技术解决方案是一种提高芯片电压测试精度方法，包括以下步骤将一待测芯片的测试端接测试机；将所述待测芯片的参考接地端接一电压误差小于所述测试机的电压误差的外部电源，外部电源的参考接地端与测试机的参考接地端相连；以及所述测试机和所述外部电源向所述待测芯片提供电压，进行所述待测芯片的电压测试和/或电流测试。作为优选所述外部电源的电压误差小于O. 01%。作为优选所述测试机的电压误差为O. 1% -O. 2%。作为优选所述待测芯片的电压为10V-50V。与现有技术相比，本发明提供的提高芯片电压测试精度方法，通过在芯片的参考接地端接一电压误差小的外部电源，由高精度的外部电源提供给待测芯片接地端GND的电压作为待测芯片工作电压的参考地，使测试机施加到待测芯片上的电压值相应减少，使测试机的测试量程相应降低，从而有效减小因测试机精度不高引起芯片电压测试的偏差，提高芯片电压的测试精度，适用于芯片的大电压和大电流测试。
图I是现有技术中的一种提高芯片电压测试精度方法中的器件连接示意图；图2是本发明一实施例的提高芯片电压测试精度方法中的器件连接示意图。
具体实施例方式本发明下面将结合附图作进一步详述在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所 述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图I示出了本发明提高芯片电压测试精度方法中的器件连接示意图。请参阅图I所示，本实施例提供一种提高芯片电压测试精度方法，可以用于芯片的大电压测试中，包括将一待测芯片3的测试端接测试机5 ；将所述待测芯片3的参考接地端GND接一电压误差小于所述测试机5的电压误差的外部电源4，即所述外部电源4的电压精度大于测试机5的电压精度，所述外部电源4参考接地端GND与所述测试机5参考接地端相连GND ；所述测试机5和所述外部电源4向所述待测芯片3提供电压，进行所述待测芯片3的电压测试和/或电流测试。优选的，所述外部电源4的电压误差小于O. 01%。所述测试机5的电压误差为O. I % -O. 2 %。所述待测芯片3的电压为10V-50V。所述测试机和所述外部电源形成相同参考地，所述外部电源向所述待测芯片提供电压作为芯片参考地，所述测试机向所述待测芯片提供电压或电流，进行所述待测芯片的电流或电压测试。例如当芯片3的测试电压为25V时，本实施例中，所述外部电源4提供-20V电压，把芯片3的参考接地端电压拉低到-20V，此时测试机5只需提供5V电压，选择测试量程为8V的电压即可实行测试，由于所述外部电源4的电压误差小于O. 01%，由外部电源4产生的电压偏差小于2mV,而所述测试机5的电压误差为O. 1% -O. 2%,在测试量程为8V的电压下由其产生的电压偏差为8mV-16mV，所述测试方法引起的电压偏差大致为10mV_18mV，而现有技术中，在检测芯片内的电压时，一般将芯片I的参考接地端GND与测试机参考地直接连接，将芯片I的测试端接测试机2。由于测试机2的电压精度不高，电压偏差一般在O. 1% -O. 2%，所以在做芯片大电压测试时，测试机2引起检测芯片内大电压的电压偏差较大，当芯片I的测试电压为25V时，测试机2选择测试量程范围为32V，由测试机2引起的电压偏差为32mV-64mV，从而本发明相比现有的测试方法大大降低了测试电压的偏差，提高精度。例如当芯片3的测试电压为-25V时，本实施例中，所述外部电源4提供20V电压，把芯片3的参考接地端电压拉高到20V，此时测试机5只需提供-5V电压，选择测试量程为-8V的电压即可实行测试，由于所述外部电源4的电压误差小于O. Ol %，由外部电源4产生的电压偏差小于2mV，而所述测试机5的电压误差为0.1^-0.2%,在测试量程为8V的电压下由其产生的电压偏差为8mV-16mV，所述测试方法引起的电压偏差大致为10mV_18mV，而现有技术中，在检测芯片内的电压时，一般将芯片I的参考接地端GND与测试机2的参考接地端GND相连，将芯片I的测试端接测试机2。由于测试机2的电压精度不高，电压偏差一般在O. 1^-0.2%,所以在做芯片大电压测试时，测试机2引起检测芯片内大电压的电压偏差较大，当芯片I的测试电压为25V时，测试机2选择测试量程为-32V，测试机2引起的电压偏差为32mV-64mV，从而本发明相比现有的测试方法大大降低了测试电压的偏差，提高精度。本发明提供的提高芯片电压测试精度方法，通过在芯片的参考接地端接一电压误差小的外部电源，由高精度的外部电源提供给待测芯片接地端GND的电压作为待测芯片工作电压的参考地，使测试机施加到待测芯片上的电压值相应减少，使测试机的测试量程相应降低，从而有效减小因测试机精度不高引起芯片电压测试的偏差，提高芯片电压的测试 精度，适用于芯片的大电压和大电流测试。以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。
权利要求
1.一种提高芯片电压测试精度方法，其特征在于包括 将一待测芯片的测试端接测试机； 将所述待测芯片的参考接地端接一电压误差小于所述测试机的电压误差的外部电源，外部电源的参考接地端与测试机的参考接地端相连；以及 所述测试机和所述外部电源向所述待测芯片提供电压，进行所述待测芯片的电压测试和/或电流测试。
2.根据权利要求I所述的提高芯片电压测试精度方法，其特征在于所述外部电源的电压误差小于O. Ol %。
3.根据权利要求I所述的提高芯片电压测试精度方法，其特征在于所述测试机的电压误差为O. 1% -O. 2%。
4.根据权利要求I所述的提高芯片电压测试精度方法，其特征在于所述芯片的电压为 10V-50V。
全文摘要
本发明涉及一种提高芯片电压测试精度方法，如下将一待测芯片的测试端接测试机；将所述待测芯片的参考接地端接一电压误差小于所述测试机的电压误差的外部电源，外部电源的参考接地端与测试机的参考地端相连；所述测试机和所述外部电源向所述待测芯片提供电压和/或电流，进行所述待测芯片的电压测试和/或电流测试。本发明通过在芯片的参考接地端接一电压误差小的外部电源，由高精度的外部电源提供给待测芯片接地端的电压作为待测芯片工作电压的参考地，使测试机施加到待测芯片上的电压值相应减少，使测试机的测试量程相应降低，从而有效减小因测试机精度不高引起芯片电压测试的偏差，提高芯片电压的测试精度，适用于芯片的大电压和大电流测试。
文档编号G01R19/00GK102707123SQ20121020652
公开日2012年10月3日 申请日期2012年6月21日 优先权日2012年6月21日
发明者叶建明, 周建青, 季海英, 王 华 申请人:上海华岭集成电路技术股份有限公司