专利名称：一种具有梁膜结合结构的高g值加速度计的制作方法
技术领域：
本发明属于微型机械电子系统加速度计量领域，特别涉及一种具有梁膜结合结构的高g值加速度计。
背景技术：
侵彻武器在进攻地面、岩石、混凝土或是其他目标的时候，产生的加速度信号是硬目标侵彻引信安全系统解除保险装置并起爆控制系统的主要参考依据。在侵彻过程中产生的加速度可以达到重力加速度的几万倍到几十万倍，因此要求高g值加速度计能够准确地测量该加速度值，此外高g值加速度计还要有良好的过载能力。高g值加速度计有多种信号转换方式，目前最常用的主要有三种电容式、压电式和电阻式。电容式加速度计的信号处理电路比较复杂，回零慢，不适合连续测试。压电式加·速度计基于压电效应，其敏感元件由压电材料制成，压电材料需要防潮措施，而且输出的直流响应差，需要采用高输入阻抗电路或电荷放大器来克服这一缺陷，信号处理电路复杂。压阻式加速度计基于压阻效应，此类型加速度计制作工艺和信号处理简单，信号强，测量线性好。目前，压阻式加速度计的硅微结构一般常采用悬臂梁式结构，悬臂梁式结构的灵敏度高，但横向灵敏度大，抗过载能力低。国内对于高g值加速度计的研究与开发已取得了一定的成果，但其量程都在5万g以下，目前还未见到10万g以上的量程范围的高g值加速度计的实际应用报导。现有的高g值加速度计存在量程低、灵敏度低、过载能力差、功耗大等缺点。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供了一种具有梁膜结合结构的高g值加速度计，该加速度计量程为IX IO5g,具有量程高、灵敏度高、过载能力强、功耗小的优点。为了达到上述目的，本发明采用的技术方案为—种具有梁膜结合结构的高g值加速度计，包括封装外壳I、电路板2及SOI压阻芯片3，SOI压阻芯片3配置在电路板2中部的槽内，SOI压阻芯片3与电路板2之间通过第二引线6连接，SOI压阻芯片3与电路板2用胶黏剂粘接在封装外壳I上的第一凹槽7底部，电路板2上的第一引线4通过封装外壳I上的引线孔5引出，封装的加速度计内部采用胶黏剂填充，封装顶盖9焊接在封装外壳I的第二凹槽8中。封装外壳I的内部配置有第一凹槽7和第二凹槽8，第一凹槽7和第二凹槽8为同心圆孔，第一凹槽7的直径小于第二凹槽8的直径，形成阶梯孔，封装顶盖9的直径小于第二凹槽8的直径，而大于第一凹槽7的直径，沿着封装外壳I的长度方向，在第二凹槽8的两侧各配置一个通孔10，封装外壳I上的侧面配置有引线孔5，引线孔5和第一凹槽7连通。电路板2上配置有第一焊盘11和第二焊盘12，第一焊盘11和第一引线4连接，第一焊盘11和第二焊盘12连接，第二焊盘12和第二引线6的一端连接，第二引线6的另一端和SOI压阻芯片3连接。SOI压阻芯片3采用梁膜结构，由十字梁13、膜14和顶端的结构框架15固连，梁膜结构的最大应变值< 500 μ ε，四个相同的压敏电阻16、17、18、19分别制作在十字梁13的四个端部，并构成惠斯通电桥。本具有梁膜结合结构的高g值加速度计采用全金属管壳封装。由于本发明采用全金属管壳封装，以及SOI压阻芯片3采用梁膜结合的结构，解决了传感器在过载方面的问题，故该加速度计的量程为IXio5g，具有量程高、灵敏度高、过载能力强、功耗小的优点。
图I为本发明的结构示意图。图2为本发明电路板2的PCB版图。图3为本发明SOI压阻芯片3的结构示意图。图4为本发明SOI压阻芯片3的压敏电阻分布示意图。图5为本发明SOI压阻芯片3的截面示意图。图6为本发明的惠斯通电桥的原理图。
具体实施例方式下面结合附图对本发明作进一步描述。参见图1，一种具有梁膜结合结构的高g值加速度计，包括封装外壳I、电路板2及SOI压阻芯片3，SOI压阻芯片3配置在电路板2中部的槽内，SOI压阻芯片3与电路板2之间通过第二引线6连接，SOI压阻芯片3与电路板2用胶黏剂粘接在封装外壳I上的第一凹槽7底部，电路板2上的第一引线4通过封装外壳I上的引线孔5引出，封装的加速度计内部采用胶黏剂填充，封装顶盖9焊接在封装外壳I上的第二凹槽8内。参见图1，封装外壳I的内部配置有第一凹槽7和第二凹槽8，第一凹槽7和第二凹槽8为同心圆孔，第一凹槽7的直径小于第二凹槽8的直径，形成阶梯孔，第一凹槽7用来放置电路板2和SOI压阻芯片3，封装顶盖9与第二凹槽8相配置，封装顶盖9的直径小于第二凹槽8的直径，而大于第一凹槽7的直径，沿着封装外壳I的长度方向，在第二凹槽8的两侧各配置一个通孔10，用来固定该高g值加速度计，封装外壳I上的侧面配置有引线孔5，引线孔5和第一凹槽7连通，以保证将电路板2和SOI压阻芯片3粘接在凹槽7底部时，第一引线4能够顺利地从引线孔5中引出，从而使得后续测试电路能够顺利连接。参见图I及图2，电路板2上配置有第一焊盘11和第二焊盘12，第一焊盘11和第一引线4连接，第一焊盘11和第二焊盘12连接，第二焊盘12和第二引线6的一端连接，第二引线6的另一端和SOI压阻芯片3连接，第二引线6用来将SOI压阻芯片3中的压敏电阻转接到电路板2上，第一引线4用于连接外部后续测试电路。参见图3、图4、图5及图6，SOI压阻芯片3采用梁膜结构，由十字梁13、膜14和顶端的结构框架15固连，通过进行有限元仿真模拟，当施加10万g的加速度时，梁膜结构的最大应变值< 500μ ε，如此可以保证加速度计的输出具有良好的线性，四个相同的压敏电阻16、17、18、19分别制作在在十字梁13的四个端部，并构成惠斯通电桥，由四臂电阻构成的惠斯通电桥既能灵敏地反映应力所导致的电阻变化，又能有效地消除扩散电阻本身的不均匀性及电阻温度系数的影响，因此可以有效地将电阻变化转换为电压信号。本具有梁膜结合结构的高g值加速度计采用全金属管壳封装，以此来提高传感器的抗高过载能力。本发明的工作原理是基于牛顿第二定律F=ma，当加速度作用在梁膜结合结构上时，十字梁13和膜14会发生变形，根据压阻效应，十字梁13和膜14的变形会导致压敏电阻16、17、18、19的阻值发生改变，通过惠斯通电桥，桥臂阻值的变化会以电压的形式输出，从而完成了从加速度到电信号的转变。通过改变十字梁13的长度、厚度及膜14的厚度，就可以设计不同量程范围的加速 度计。通过有限元仿真模拟，在十字梁13的四端应力分布的线性度很好，而且在IX IO5g加速度作用下，十字梁13上最大的应力能达到硅应变极限的1/5左右，即500 μ ε左右，故将加速度计的压敏电阻16、17、18、19布置在十字梁13的四个端部，既可以提高高g值加速度计的灵敏度，又可以保证该加速度计在高冲击下的安全性。综上所述，本发明加速度计的量程为IXlO5g,具有量程高、灵敏度高、过载能力强及功耗小的优点，能够满足武器弹药系统在高过载侵彻过程中高g值加速度的测量需要。
权利要求
1.一种具有梁膜结合结构的高g值加速度计，包括封装外壳(I)、电路板(2)及SOI压 >阻芯片(3 )，其特征在于S0I压阻芯片(3 )配置在电路板(2 )中部的槽内，SOI压阻芯片(3 )与电路板(2)之间通过第二引线(6)连接，SOI压阻芯片(3)与电路板(2)用胶黏剂粘接在封装外壳(I)上的第一凹槽(7)底部，电路板(2)上的第一引线(4)通过封装外壳(I)上的引线孔(5 )引出，封装的加速度计内部采用胶黏剂填充，封装顶盖(9 )焊接在封装外壳(I)的第二凹槽(8)中。
2.根据权利要求I所述的一种具有梁膜结合结构的高g值加速度计，其特征在于封装外壳(I)的内部配置有第一凹槽(7)和第二凹槽(8)，第一凹槽(7)和第二凹槽(8)为同心圆孔，形成阶梯孔，第一凹槽(7)的直径小于第二凹槽(8)的直径，封装顶盖(9)的直径小于第二凹槽(8)的直径，而大于第一凹槽(7)的直径，沿着封装外壳(I)的长度方向，在第二凹槽(8)的两侧各配置一个通孔(10)，封装外壳(I)上的侧面配置有引线孔(5)，引线孔(5)和第一凹槽(7)连通。
3.根据权利要求I所述的一种具有梁膜结合结构的高g值加速度计，其特征在于电路板(2)上配置有第一焊盘(11)和第二焊盘(12)，第一焊盘(11)和第一引线(4)连接，第一焊盘(11)和第二焊盘(12)连接，第二焊盘(12)和第二引线(6)的一端连接，第二引线(6)的另一端和SOI压阻芯片(3)连接。
4.根据权利要求I所述的一种具有梁膜结合结构的高g值加速度计，其特征在于S0I压阻芯片(3)采用梁膜结构，由十字梁(13)、膜(14)和顶端的结构框架(15)固连，梁膜结构的最大应变值< 500 μ ε，四个相同的压敏电阻(16)、(17)、(18)、(19)分别制作在十字梁(13)的四个端部，并构成惠斯通电桥。
5.根据权利要求I所述的一种具有梁膜结合结构的高g值加速度计，其特征在于本具有梁膜结合结构的高g值加速度计采用全金属管壳封装。
全文摘要
一种具有梁膜结合结构的高g值加速度计，包括封装外壳、电路板及SOI压阻芯片，SOI压阻芯片与电路板用胶黏剂粘接在封装外壳凹槽底部，SOI压阻芯片与电路板之间通过引线相连，加速度计内部采用胶黏剂填充，加速度计采用全金属管壳封装，当加速度作用在梁膜结合的结构上时，SOI压阻芯片的十字梁与膜会产生变形，该变形导致压敏电阻阻值改变，通过惠斯通电桥，桥臂电阻阻值的改变会以电压的形式输出，从而完成从加速度到电信号的转变，该加速度计的量程为1×105g，解决了武器在侵彻混凝土、钢甲目标时高g值加速度测量问题，具有量程高、灵敏度高、过载能力强及功耗小的优点，能够满足武器弹药系统高过载侵彻过程中高g值加速度的测量需要。
文档编号G01P15/00GK102928620SQ20121038082
公开日2013年2月13日 申请日期2012年10月9日 优先权日2012年10月9日
发明者赵玉龙, 李晓博 申请人:西安交通大学