专利名称：检查装置的制作方法
技术领域：
本发明涉及一种检查装置，其对用于制作在半导体晶片上的器件的通电测试的测试机和探针卡的电连接进行了改良。
背景技术：
用于制作在半导体晶片上的器件的通电测试的检查装置的测试机和探针卡的电连接如例如专利文献I所记载那样，通过设于探针卡的周缘的测试机连接部来进行。即，设于探针卡的周缘的测试机连接部与测试机侧电连接，来自该测试机的检查信号通过各探针被施加到制作在半导体晶片上的器件的各电极以进行测试。但是，该构造的情况下，卡基板的电连接的配线变得复杂，因此，要对其进行改良。作为实施这样的改良的检查装置有专利文献2所记载的半导体检查装置。该半导体检查装置去除配置在测试机和探针卡之间的配线基板和电连接器，测试机的电连接部与探针卡直接连接。探针卡的探针基板的一个面设有与器件的各电极接触的多个探针，另一个面为了与测试机连接，在与测试机侧的电连接部对应的位置设有多个测试区。由此，测试机侧的电连接部与探针卡的连接变得简单，通过缩短电路长度，减小配线相互的噪音影响，可以应对更高频率的检查。另外，测试区没有限制在探针基板的外周部，而是在整面配置，因此，可以相对缩短配线长度。现有技术文献专利文献专利文献I日本专利特开2005- 17121号公报专利文献2日本专利特开2008- 300481号公报
发明内容
发明要解决的技术问题上述构成的半导体检查装置，通过测试机侧的电连接部与探针卡的探针基板直接连接，可以谋求简化检查装置的构成，削减部件的成本。进一步地，通过缩短从测试机到探针基板的配线长度，可以减小配线相互的噪音影响，可以应对更高频率的检查。但是，上述半导体检查装置中，从测试机电路连接至各器件的信号、电源、接地等的排列像以往那样以测试机侧为基准来确定，因此，从探针基板上表面的测试区到设于下表面的各探针的内部配线仍然复杂。因此，探针基板内的各配线不容易等长配线，探针基板的设计成本变大。本发明是鉴于该问题点而做出的，其目的在于:提供一种检查装置，通过使半导体晶片的检查装置中的测试机和探针卡的连接以半导体晶片的各芯片位置为基准构成，使得探针基板内的连接配线更简单， 以容易进行等长配线，且缩短配线长度，以使配线相互之间的噪音减少，同时，降低探针基板的设计成本。
解决问题的技术手段本发明的检查装置至少包括:具有分别与半导体晶片的每个检查对象芯片对应排列的、与各芯片的多个电极接触的多个探针的探针卡；分别与该探针卡的上述各探针电连接、并将来自测试机的测试信号施加到上述各探针上的测试机头，所述检查装置中，分别与上述多个探针电连接的探针基板的多个测试区、和与各测试区对应的上述测试机头的测试机侧的多个电连接部以构成多个排列区域的状态被排列，所述多个排列区域是以上述检查对象芯片为单位地对应地区分得到的，探针基板的多个探针与以检查对象芯片为单位设置在排列区域的、对应的测试区连接。发明的效果根据上述构成，可以使用于制作在半导体晶片上的器件的通电测试的检查装置中的探针基板内的连接配线简单，而且该检查装置容易进行等长度配线，并缩短配线长度，以使配线相互之间的噪音减少，降低探针基板的设计成本。
图1是示出本发明的实施方式的检查装置的主要部分放大截面图。图2是示出本发明的实施方式的包括锁定机构的检查装置的主要部分放大截面图。图3是示出半导体晶片的芯片的排列状态的部分俯视图。图4是示出在半导体晶片的芯片的排列上，重叠了弹簧销和测试区的排列的状态的部分俯视图。图5是示出具有配线除外区域的情况下，弹簧销和测试区的排列的实施例的部分俯视图。图6是示出在半导体晶片的芯片的排列上，重叠了具有配线除外区域的情况下的弹簧销和测试区的排列的实施例的状态的部分俯视图。符号说明1:探针组合体、2:探针卡、3:支撑部件、5:半导体晶片、6:探针基板、7:探针、10:芯片、11:电极板、12:框体、13:卡架、14:卡盘顶、15:环状支撑板、17:测试机头、18:盖部、19:螺丝、21:绝缘板、22:配线板、23:探针区、25:锁定机构、26:螺钉部件、28:弹簧销块、29:弹簧销、30:排列区域、31:配线除外区域35:测试区
具体实施例方式以下，参照附图对本发明的实施方式的检查装置进行说明。本发明的检查装置构成为主要包括:具有支撑作为检查对象板的半导体晶片的XYZ Θ载物台等的探针机构；由该探针机构支撑的、用于进行半导体晶片的通电测试的测试机；和具有探针卡的探针组合体。探针卡用于通过该测试机的测试机头将测试机侧的测试信号施加到制作在半导体晶片上的多个芯片的各电极。作为这样的本发明的检查装置，可以使用具有上述探针卡的现有的所有检查装置。即，本发明的检查装置是以测试机和探针卡的电连接构造为特征，因此，只要是可以组装该测试机和探针卡的电连接构造的检查装置都可以适用本发明。 因此，本实施方式以探针组合体和其周边构造为中心进行说明。
如图1所示，本实施方式的探针组合体I主要包括探针卡2、支撑该探针卡2的支撑部件3。探针卡2包括:与作为检查对象板的圆盘状的半导体晶片5配合的圆盘状的探针基板6 ;设于该探针基板6的下侧表面、与半导体晶片5的各电极板(未图示)分别电气接触的多个探针7。另外，作为检查对象板，不限定为圆盘状的半导体晶片5，还有其他的形状，因此，探针基板6形成为与其形状配合。在探针基板6内设有配线电路(未图示)。各配线电路的一端与设于探针基板6的下侧表面的后述的探针区23连接。各配线电路的另一端与设于探针基板6的上侧表面的测试区35连接。各探针区23上固定有探针7。由此，各探针7与对应的探针区23电连接。该探针基板6的配线电路的具体构成在后文叙述。另外，探针基板6的上侧表面的测试区35按后述的芯片10单位，与必要的信号、电源、接地板电极对应。探针7与作为检查对象板的半导体晶片5的每个检查对象芯片分别对应地排列。具体来说，如图3所示，半导体晶片5的芯片10纵横排列，各芯片10的相对的两边部排列有多个电极板11的情况下，各探针7的顶端部以与各芯片10的各电极板11分别匹配的状态被排列。按芯片10单位，排列必要的信号、电源、接地用探针。然后，各探针7按检查对象芯片单位与设在后述的排列区域30的对应的测试区35连接。如图1所示，探针卡2通过环状支撑板15而被支撑部件3支撑，探针组合体I通过卡架13被保持在探针机构的框体12的开口部上。由此，探针卡2以其探针7与XYZ Θ载物台的卡盘顶14上的半导体晶片5相对的状态被保持。另外，在支撑部件3的上表面安装有环状的加强部件18，与探针卡2、环状支撑板15 —起构成探针组合体I。在保持在卡架13的探针组合体I的上方，设有与测试机(未图示)电连接的测试机头17。该测试机头17通过未图示的臂能够转动地被框体12支撑。于是，通过测试机头17被臂支撑以固定在探针组合体I的上表面，测试机头17侧的配线电路与探针组合体I的配线电路电连接。由此，测试机头17的测试电路的配线电路与探针卡2的各探针7分别电连接，来自测试机的测试信号施加到半导体晶片5的各芯片的电极上。支撑部件3是用于支撑探针卡2的部件，图1中是环状的部件。支撑部件3可以采用各种结构。例如，图2的支撑部件3由中心的凸起部、从该凸起部呈放射状延伸的多个辐条部(未图示)、由各辐条部支撑的环状部构成。探针基板6至少具有陶瓷等的绝缘板21、和固定在该绝缘板21的下侧表面的配线板22。在绝缘板21的上侧表面设有测试区35。该测试区35是与后述的弹簧销29接触的电极，弹簧销29是测试机头17侧的电连接部。配线板22是用于使探针基板6的多个探针7、和探针基板6上表面的测试区35接触的配线基板。在配线板22的下表面设有探针区23。在该探针区23上固定有上述的那样的探针7。使上述测试区35和探针区23 —对一地电连接的配线电路设在绝缘板21和配线板22内。该配线板22的具体的构造在后文叙述。探针卡2和支撑部件3有像图1那样由环状支撑板15仅固定住周缘的情况，也有像图2那样固定周缘的同时也固定中央部的情况。作为图1的情况，探针卡2的尺寸小仅周边支撑即可，或为真空吸附式等。图2的情况下，在支撑部件3的中央的凸起部设有锁定机构25。通过该锁定机构25， 探针卡2和支撑部件3除了周缘部被固定以外，在中央部也被相互固定。设有锁定机构25的情况下，在该锁定机构25所在的部分不能设置上述测试机侧的电连接部(弹簧销29)。另外，在探针基板6的上侧表面还设有与锁定机构25对应的部件，因此，探针基板6上侧表面的中央部成为不能设置测试区的配线除外区域。包括探针卡2和支撑部件3的探针组合体I载置在卡架13上，由螺钉部件26固定。在测试机头17的下侧设置内置多个弹簧销29的弹簧销块28。弹簧销29的配置位置与配置在探针基板6的上表面的测试区对应地被设置。在测试机头17内内置用于对制作在半导体晶片上的半导体器件进行测试的电路基板，其测试信号从电路基板通过弹簧销29、探针7施加到各器件的板电极。各弹簧销29的两端触头通过弹簧弹性地伸缩，分别与测试机头17侧的配线基板的电极板(未图示)、和探针基板6上侧表面的测试区35接触，使它们之间电连接。作为弹簧销29可以使用市场上出售的弹簧针(pogo pin)等。弹簧销块28被配置构成为以多个弹簧销29与检查对象的芯片10单位对应的状态区分的多个排列区域30 (参照图4、5)。另外，对应的探针基板6上侧表面的测试区也被配置构成为相同的多个排列区域30。多个排列区域30的构成为图1那样探针组合体I没有锁定机构25的情况下，由于不存在配线除外区域，排列区域30可以配设在半导体晶片5的整个区域。这种情况下，如图4所示，排列区域30构成在与纵横地排列的各芯片10对应的位置。但是，各配置区域30也可以构成在与各芯片位置错开的位置。测试机侧和探针基板6的连接中，各芯片单位下测试机侧的电连接部(弹簧销29)的数量大于或等于检查对象芯片的电极数时，如图4所示，上述检查对象芯片与上述排列区域30为一对一地对应。测试机侧的电连接部(弹簧销29)的数量小于上述检查对象芯片的电极数时，上述检查对象芯片与上述排列区域30为A对A+ α地对应。S卩，以多种标准芯片尺寸和电极板数为基准，决定排列区域30的尺寸、和弹簧销29的配置数，测试的半导体晶片上的芯片尺寸和电极板数变大的情况下，与之相应地，以多个排列区域30与多个芯片对应即可，可以例如对于两个(Α = 2)的芯片对应三个(Α + I)的排列区域30。α也有在2以上的情况。在各个排列区域30配置有对一个芯片的测试来说必要的电源配线、接地配线、信号配线等多个配线电路。另外，如图2所示，探针组合体I具有用于连接探针卡2和支撑部件3的锁定机构25的话，该部分成为不能配置排列区域30的配线除外区域31，因此，排列区域30配设在除了该配线除外区域31的半导体晶片5的整体区域。这种情况下，例如如图5所示，排列区域30可以构成为除了中央的配线除外区域31之外，以同心圆的圆环状配置，另外，也可以按其他方法配置。如图4、5所示的各弹簧销块28和测试区35的各排列区域30中，15根弹簧销29分别与对应的测试区35连接。如上所述，各弹簧销29有对应于探针7的数量全部使用的情况，也有使用一部分的情况。虽然全部的弹簧销29与探针基板6的测试区35电连接，仅与所使用的探针7对应的测试区35的连接是在配线板22内通过配线电路被连接的。但是，也可以不预先配置不使用的弹簧销29。制作多种探针组合体时， 探针基板的上侧表面的测试区配置可以标准化为几种、以共通化。配线板22中，从按芯片为单位安装在探针基板6下表面的多个探针7向着探针基板6上表面的多个测试区35的各配线电路，被对应地设置为使得配线长变得较短，且配线长度相等。如图4所示，各排列区域30与各芯片10的配置相互匹配的情况下，在绝缘板21和配线板22的内部设有配线电路，该配线电路连接排列区域30的15个的测试区的中的14个和与芯片10的14个的电极板11所对应的探针7。另一方面，如图5所示，有配线除外区域31，各排列区域30与各芯片10不能相互匹配的情况下，在除了配线除外区域31之外的晶片的整体区域使用并配置必要数量的排列区域30。此时，可按配置在晶片上的芯片的数量分割可以作为排列区域30使用的区域，形成多个排列区域30。在配线板22内以排列区域30为单位地与附近的芯片对应地连接配线电路。基于图6进行说明的话，在半导体晶片5的各芯片10之中，在位于配线除外区域31的芯片IOA与在设置在附近的排列区域30A的测试区35对应。与芯片IOA对应的探针7和排列区域30A内的测试区35在配线板22内被连接。又，配线为使排列区域30B的测试区35和与芯片IOB的各电极板11对应的探针7连接。同样地，配线为使排列区域30C 30F的测试区35和与芯片IOC IOF的各电极板11对应的探针7连接。其他的芯片10和排列区域30也同样地对应。如上所述，测试机头17和探针卡2的配线电路连接是以半导体晶片5的芯片10单位为主体来配置的。即，连接弹簧销29和探针基板6的上侧表面的测试区35的区域不是以往的外周这种，而是通过采用晶片区域的整面，以与各芯片对应的排列区域30为单位来连接，可以使连接配线较简单，通过缩短从测试机到各探针7的各配线电路，可以降低配线之间的噪音，提供容易进行等长度配线的检查装置。以往的弹簧销块28中，以测试机为主导来确定信号、电源、接地的排列，探针基板6内的测试区35至探针7的配线长且复杂，不容易进行等长度配线。与之相对，像本实施方式这样，通过以芯片区域为主导进行弹簧销块28的各弹簧销29的排列与探针基板6的上侧表面的测试区35的排列，探针基板6内的连接配线简单，且容易进行等长度配线，降低探针基板的设计成本。又，本发明并不限定于上述实施方式，在不脱离其宗旨的范围内，可以进行各种变更、组合。作为检查装置的测试机头的电连接部，可以采用例如悬臂探针、橡胶探针的这样的探针部件，或者插接件连接等、能够与测试区接触的触头来代替上述的弹簧销。
权利要求
1.一种检查装置，其至少包括:具有分别与半导体晶片的每个检查对象芯片对应排列的、与各芯片的多个电极接触的多个探针的探针卡；分别与该探针卡的上述各探针电连接、并将来自测试机的测试信号施加到上述各探针上的测试机头，所述检查装置的特征在于， 分别与上述多个探针电连接的探针基板的多个测试区、和与各测试区对应的上述测试机头的测试机侧的多个电连接部以构成多个排列区域的状态被排列，所述多个排列区域是以上述检查对象芯片为单位地对应地区分得到的， 探针基板的多个探针与以检查对象芯片为单位设置在排列区域的、对应的测试区连接。
2.如权利要求1所述的检查装置，其特征在于， 测试机侧与探针基板的连接为:上述检查对象芯片的电极数量小于或等于上述测试机侧的电连接部的数量时，上述检查对象芯片与上述排列区域为一对一地对应；上述检查对象芯片的电极数量大于上述测试机侧的电连接部的数量时，上述检查对象芯片与上述排列区域以A对A+ α的方式对应。
3.如权利要求1所述的检查装置，其特征在于， 存在探针卡不能配置在配线区域的配线除外区域时，测试机侧和探针基板的连接为:按检查对象芯片为单位与设在上述配线除外区域的附近的配线区域的测试区连接。
4.如权利要求2所述的检查装置，其特征在于， 上述测试机侧的电 连接部由弹簧销构成。
全文摘要
本发明提供一种检查装置，其可以使连接配线构造简单，且容易进行等长度配线。该检查装置至少包括具有分别与半导体晶片的每个检查对象芯片对应排列的、与各芯片的多个电极接触的多个探针的探针卡；和分别与该探针卡的上述各探针电连接、并将来自测试机的测试信号施加到上述各探针上的测试机头，其中分别与上述多个探针电连接的探针基板的多个测试区、和与各测试区对应的上述测试机头的测试机侧的多个电连接部以构成多个排列区域的状态被排列，所述多个排列区域是与以上述检查对象芯片为单位地对应地来区分得到的，探针基板的多个探针与，以检查对象芯片为单位地设置在排列区域的、对应的测试区连接。
文档编号G01R1/073GK103217559SQ20121045430
公开日2013年7月24日 申请日期2012年11月13日 优先权日2012年1月20日
发明者鹫尾贤一, 长谷川昌志 申请人:日本麦可罗尼克斯股份有限公司